功能说明
1
有关的Stratix远程系统配置的更多信息，
参阅
使用远程系统配置采用Stratix &
在Stratix器件手册的Stratix GX器件的篇章。
其他用户可编程特性包括：
■
■
■
■
配置数据的实时压缩
可编程配置时钟（ DCLK ）
闪存ISP
可编程上电复位延迟（ PORSEL ）
FPGA配置
FPGA的配置是由配置控制器芯片来管理。
这个过程包括从闪速存储器读取配置数据，
解压缩它，如果有必要，通过发送配置数据
适当
数据[ ]
销，并处理错误条件。
上电复位后，控制器确定所述用户定义的配置
选择由从闪速存储器中读出它的选择位。这些选项
包括配置方案，配置时钟速度，
解压，并配置页面设置。期权位
保存在flash地址地址0x8000 （字地址），并占据
512位或32字的存储器。这些选项的位所使用的读
内部闪存接口，默认10 MHz内部振荡器。
获得配置设置后，它会检查FPGA准备
通过监视接收的配置数据
的nSTATUS
和
CONF_DONE
线。当FPGA就绪（的nSTATUS高且
CONF_DONE
是低的）时，控制器使用开始数据传输
DCLK
和
数据[ ]
输出管脚。控制器选择配置页
可以通过采样传送给FPGA （多个）其
PGM[2..0]
上电复位后引脚
或复位。
的结构单元的功能是传输解压缩数据
到FPGA ，这取决于配置方案。增强
配置设备支持四个并发配置模式，与
n = 1时，2个，4个或8个（其中n是被每个发送的比特数
DCLK
周期
对
数据[N ]
线）。值n = 1对应于传统的PS
配置方案。值n = 2时，4和8分别对应于并发
2 ，4或8个不同的PS配置链条，分别配置。
此外， FPGA能够在FPP模式，其中八个比特被配置
of
数据
被移入％的FPGA
DCLK
周期。根据不同的
配置总线宽度（ n）时，该电路转移的未压缩
配置数据的有效
数据[N ]
销。未使用
数据[ ]
引脚驱动
低。
2–4
配置手册，第2卷
Altera公司。
2005年8月
ALTERA [ ALTERA CORPORATION ]
