第9章：在Cyclone III器件系列配置，设计安全和远程系统升级
配置特性
9–27
1
有在AP配置模式的Cyclone III不需要串联电阻
在使用设备的美光闪存在2.5 ，3.0-和3.3 -VI / O标准。输出
美光P30 IBIS模型的缓冲器不超调4.1以上五因此，系列
不需要为2.5-， 3.0-和3.3 -V的AP配置选项电阻。
但是，如果有任何其他设备的Cyclone III共享相同闪光的I / O的
设备，所有共享引脚仍受制于4.1 -V的限制，可能需要系列
电阻器。
默认读取所支持的并行闪存的模式，所有写入
并行闪存是异步的。无论是并行闪存家庭支持
同步读取模式下，与上的正边缘所提供的数据
DCLK 。
■
■
■
■
n重设
是低电平有效复位硬
Flash_nCE
是低电平有效芯片使能
诺埃
是低电平有效的输出使能
DATA[15..0]
BUS和
等待
针
NAVD
是一个低电平有效地址有效信号和用于写地址进
FL灰
NWE
是低电平有效写使能，并用于将数据写入闪速
PADD[23..0]
总线是供给所述闪光地址总线
DATA[15..0]
总线是用于提供和读取数据和从双向总线
闪光灯，闪光灯输出控制
诺埃
■
■
■
串行时钟（ DCLK ）通过Cyclone III器件产生控制整个
配置周期并为并行接口定时。 Cyclone III器件
使用40 - MHz内部振荡器产生
DCLK 。
该振荡器是一样的振荡器
在AS配置方案中使用。主动
DCLK
输出频率中列出
多设备配置AP
您可以使用级联多个Cyclone III器件芯片使能（ NCE）和芯片级
能出（的nCEO ）管脚。链中的第一个设备必须具有其
的nCE
脚相连
GND 。其连接
的nCEO
引脚到
的nCE
销链中的下一个设备的。使用
外部10 kΩ的上拉电阻拉
的nCEO
信号高到V
CCIO
水平，以帮助
内部弱上拉电阻。当第一设备捕捉其所有的配置
从比特流的数据时，它驱动所述
的nCEO
脚低，使下一个设备中
链。你可以离开
的nCEO
最后器件的引脚悬空，或把它作为一个用户I / O
引脚配置之后，如果在链中的最后一个设备是的Cyclone III器件。该
CONFIG ， STATUS ， CONF_DONE ， DCLK ， DATA [ 15..8 ]
和
DATA[7..0]
每个装置的销
在链连接（图
和
第一旋风III器件在链中，如图
和
是配置主设备，并控制
整个链的结构。连接其MSEL管脚以选择AP配置
方案。剩余的Cyclone III器件作为配置的奴隶。接
他们MSEL引脚来选择FPP配置方案。任何其他Altera器件的
支持FPP配置也可以是链作为配置从属的一部分。
2012年8月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
