介绍
●
●
●
●
●
●
●
●
●
●
●
●
133 - MHz的PCI -X 1.0规格兼容
高速外部存储器支持，包括DDR ， DDR2 ，
和SDR SDRAM和QDRII SRAM支持下降
Altera的IP MegaCore功能的易用性
每个I / O单元三个专用寄存器（ IOE ） ：一个输入
寄存器，一个输出寄存器，和一个输出使能寄存器
可编程总线保持功能
可编程输出驱动强度功能
从脚到IOE或逻辑阵列可编程延迟
I / O组分组独特VCCIO和/或VREF银行
设置
多电压
™
I / O为1.5标准的支持， 1.8V，2.5V和
3.3-interfaces
热插拔操作的支持
三态与I / O引脚弱上拉之前和期间
CON组fi guration
可编程的漏极开路输出
系列的片上端接支持
■
灵活的时钟管理电路
●
分层时钟网络达402.5 MHz的性能
●
每台设备最多4个PLL提供的时钟乘法和
师，相位偏移，可编程占空比和外部
时钟输出，进行系统级的时钟管理和
偏移控制
●
在驱动全局时钟网络16个全局时钟线
在整个设备
设备CON组fi guration
●
快速串行配置允许小于配置时间
100毫秒
●
解压缩功能，允许使用更小的编程文件
存储和更快的配置时间
●
支持多种配置方式：主动串行，被动
串行和基于JTAG的配置
●
通过低成本的串行配置支持的配置
器件
●
设备配置支持多个电压（或3.3 ， 2.5 ，
或1.8 V ）
知识产权
●
Altera宏功能和Altera MegaCore功能的支持，
和Altera宏功能合作伙伴计划（ AMPP
SM
)
宏功能的支持，为广泛的嵌入式
处理器，片上和片外接口，外围设备
功能， DSP功能和通信功能，
■
■
Altera公司。
2008年2月
1–3
Cyclone II器件手册，卷1
ALTERA [ ALTERA CORPORATION ]
