第1章：增强型配置器件（ EPC4 ， EPC8和EPC16 ）数据表
功能说明
1–7
增强型配置器件具有多种配置方案。在
除了支持传统的被动串行（ PS）配置方案一
单个设备或一串行设备链，增强的结构器件的功能
配置并发和并行配置。与并发
配置方案，最多为8的PS链装置可同时进行配置。
在FPP配置方案， 8位数据被移入FPGA每个周期。
这些方案都显著配置时间比传统缩短
计划。
此外，增强配置器件具有动态配置或
页面模式功能。此功能允许您动态重新配置所有的FPGA
在您的系统与存储在配置存储器的新形象。多达八个
不同的系统配置或页面可以存储在存储器，并使用所选的
该
PGM[2..0]
销。您的系统可以通过选择一个进行动态重新配置
的8页和发起重配置周期。
本页面模式功能结合外部闪存接口允许远程和
系统配置数据的本地更新。增强型配置器件
从Stratix远程系统配置功能不兼容。
1
关于Stratix远程系统配置的详细信息，请参阅
在章
Stratix器件
手册。
其他用户可编程特性包括：
■
■
■
■
配置数据的实时压缩
可编程配置时钟（ DCLK ）
闪存ISP
可编程上电复位延迟（ PORSEL ）
FPGA配置
FPGA的配置是由配置控制器芯片来管理。这个过程
包括从闪速存储器读取配置数据，解压缩它，如果
通过适当的必要，在发送配置数据
数据[ ]
销，并
处理错误情况。
上电复位后，控制器确定由用户定义的配置选项
从闪速存储器中读出它的选择位。这些选项包括配置
方案中，配置主频，解压缩，配置页面设置。
该选项位存储在FLASH地址地址0x8000 （字地址），并占据
512位或32字的存储器。这些选项位使用的是内置闪存读取
接口和默认的10 MHz内部振荡器。
获取配置设置，配置控制器芯片检查是否经过
在FPGA已经准备好通过监测接收配置数据
的nSTATUS
和
CONF_DONE
线。当FPGA就绪（的nSTATUS高且
CONF_DONE
低） ，
控制器使用开始数据传输
DCLK
和
数据[ ]
输出管脚。该
控制器选择配置页由抽样被发送到FPGA
ITS
PGM[2..0]
上电复位或复位后引脚。
ALTERA [ ALTERA CORPORATION ]
