ACEX 1K可编程逻辑器件系列数据手册
逻辑阵列由逻辑阵列模块（LAB ）的。每个LAB包含
8个LE和本地互连。一个LE由一个4输入LUT ，一个
适合随身携带和级联可编程触发器，以及专用信号通路
功能。的8个LE可以用来创建的中型块
逻辑 - 如8位计数器，地址译码器，或状态机，或
跨越的LAB结合起来，创造更大的逻辑块。每个LAB代表
约96可用逻辑门。
内ACEX 1K器件（以及向和从信号互联
器件引脚）的FastTrack网络互连路由结构提供的，
这是一系列快速，连续的行和列的通道运行的
整个长度和宽度的器件。
每个I / O引脚由I / O单元（IOE ）位于每行的最后喂
和FastTrack网络互连的路由结构柱。每个IOE
包含一个双向I / O缓冲器，并且可以用作任一触发器
输出或输入寄存器喂输入，输出或双向信号。
当使用一个专用时钟引脚使用，这些寄存器提供卓越
性能。作为输入使用时，它们提供了设置时间低至1.1纳秒和
持有0 ns的时间。为输出，这些寄存器提供时钟到输出
时间低至2.5纳秒。 IOEs提供多种功能，如JTAG
BST的支持，摆率控制，三态缓冲器和漏极开路输出。
图1
示出了ACEX 1K器件的结构的框图。每
组的LE被组合成一个LAB ; LAB中的基团被布置成
行和列。每一行还包含一个单一的EAB 。实验室和
EABS被迅速完成互连路由结构互连。
IOEs位于迅速完成的每一行和每一列的端部
互连布线结构。
13
工具
Altera公司。
7
ALTERA [ ALTERA CORPORATION ]
