气旋FPGA系列数据手册
初步信息
每个LE的可编程寄存器可以为D，T ， JK或SR配置
操作。每个寄存器有数据，真正的异步加载数据，时钟，
时钟使能，清除和异步加载/预置输入。全球信号，
通用I / O引脚，或任何内部逻辑能够驱动寄存器的
时钟和明确的控制信号。无论是通用I / O引脚或
内部逻辑可以驱动时钟使能，预置，异步加载，并
异步数据。异步载荷数据输入来自
data3
在LE的输入。对于组合函数的LUT输出
绕过寄存器和直接驱动到LE输出。
每个LE有三个输出，推动本地，行和列路由
资源。该LUT或寄存器输出可以驱动这三个输出
独立。两个LE输出驱动器列或行和直接的联系
路由连接和一个驱动局部互连资源。这
允许的LUT驱动一个输出，而寄存器驱动另一个
输出。此功能称为寄存器包装，提高了设备的利用率
因为该设备可以使用的寄存器和的LUT无关
功能。另一个特殊包装模式允许寄存器输出
反馈到同一LE的LUT，使得寄存器中填充
其自身的扇出的LUT 。这提供了另一种机制，以提高
配件。勒还可以驱除的注册和未注册的版本
该LUT输出。
LUT链&寄存器链
除了这三个通用布线输出，莱斯的LAB内
有LUT链和寄存器链输出。 LUT链连接允许
同一LAB中的LUT级联在一起的宽输入功能。
寄存器链输出允许在同一LAB中的寄存器级联
在一起。该寄存器链输出允许实验室中使用的LUT用于单一
要用于不相关的移位组合函数和寄存器
注册实施。这些资源加快之间的连接
同时节省了本地互连资源实验室。
请参阅“多轨
互连“第17页
关于LUT链和寄存器的更多信息
链连接。
10
Altera公司。
ALTERA [ ALTERA CORPORATION ]
