第1章：对Cyclone V器件系列简介
旋风V功能摘要
1–3
表1-1 。性能概要对Cyclone V器件（ 2/2 ）
特征
■
详细
双核的ARM Cortex -A9 MPCore处理器，高达800MHz的最高频率与支持
对称和非对称多处理
接口外设-10 /千分之百以太网媒体访问控制（ MAC ） ， USB 2.0的On-the -GO
（ OTG ）控制器，串行外设接口（ SPI ） ，四通道SPI闪存控制器， NAND闪存控制器，
SD / MMC / SDIO控制器，UART ，控制器区域网络（CAN） ， I 2 C接口，以及多达71 HPS I / O的
接口
系统外设，通用和看门狗定时器，直接存储器存取（ DMA ）
控制器， FPGA配置管理器，时钟和复位管理
片上RAM和ROM启动
HPS -FPGA桥接，包括FPGA到HPS ， HPS至FPGA ，轻便HPS至FPGA
桥梁，使FPGA架构，掌握交易的奴隶的HPS ，反之亦然。
FPGA对HPS SDRAM控制器子系统，提供了一个可配置的接口的多端口
前端HPS SDRAM控制器（ MPFE ）
ARM的CoreSight
™
JTAG调试访问端口，跟踪端口和片上跟踪存储
■
HPS
（旋风V SE ， SX ，
和ST器件
只）
■
■
■
■
■
高性能
FPGA架构
内部存储器
块
锁相环
回路（ PLL）的
增强型8路输入ALM有四个寄存器
■
■
M10K - 10千比特（ KB ）软纠错码存储器模块（ ECC ）
存储器逻辑阵列模块（ MLAB ） -640位的分布式LUTRAM ，你可以使用最多25 ％
施舍的MLAB存储器
精密时钟合成，时钟延迟补偿和零延迟缓冲（ ZDB ）
整数模式和分数模式
550 MHz的全局时钟网络
全球象限，和外设的时钟网络
未使用的时钟网络可以关断，以降低动态功率
在FPGA的局部和动态重新配置
CVP
主动串行（ AS ） x1和x4 ，快速被动并行（ FPP ）， x8和x16 ，被动串行（ PS ）和JTAG
选项
增强的高级加密标准（ AES ）的设计安全特性
防篡改保护
键合线低卤包
与之间的无缝迁移兼容包的足迹多个器件密度
不同的器件密度
符合RoHS标准的选择
■
■
■
时钟网络
■
■
■
■
CON组fi guration
■
■
■
■
包装
■
■
2012年2月
Altera公司。
旋风V器件手册
第1卷：设备简介和数据表
ALTERA [ ALTERA CORPORATION ]
