AV-51001
2013.05.06
一揽子计划
9
一揽子计划
表7:阿里亚V GT一揽子计划的设备,初步
F672
MEM-
BER
CODE
(27 mm)
XCVR
GPIO
6-Gbps
10-
Gbps的
GPIO
F896
(31 mm)
XCVR
6-Gbps
10-
Gbps的
GPIO
F1152
(35 mm)
XCVR
6-Gbps
10-
Gbps的
GPIO
F1517
(40 mm)
XCVR
6-Gbps
10-
Gbps的
C3
C7
D3
D7
336
—
—
—
3 (9)
—
—
—
4
—
—
—
416
384
384
—
3 (9)
6 (18)
6 (18)
—
4
8
8
—
—
544
544
544
—
6 (24)
6 (24)
6 (24)
—
12
12
12
—
—
704
704
—
—
6 (24)
6 (36)
—
—
12
20
6 - Gbps收发器的计数竭诚为6 - Gbps通道。您还可以配置任何一对10 - Gbps的
信道作为6- Gbps通道3 6 - Gbps通道-的总数在括号中显示。例如,
您还可以与9 6 Gbps和18配置了Arria V GT器件D7在F1517包
10 - Gbps的, 12 6 - Gbps和16的10-Gbps , 15 6 - Gbps和14的10-Gbps或高达36
6 - Gbps的无10 - Gbps的通道。
阿里亚V GZ
本部分提供了可供选择,最大资源数量,并为阿里亚V GZ一揽子计划
设备。
可选项
图3:阿里亚V GZ样订货代码和备选设备,初步
收发器数量
最大渠道
嵌入式硬IP地址
M: 1硬核PCIe控制器
E : 12
H : 24
K : 36
套餐类型
F: FINELINE BGA ( FBGA )
H:混合FBGA
工作温度
C:商业(T
J
= 0 ° C至85°C )
我:工业(T
J
= -40 ℃至100 ℃)的
家庭签名
5A :阿里亚V
5A
GZ
M
E7
K
2
F
40
C
3
N
可选后缀
表示特定的设备
期权或装运方法
N:无铅封装
L:低功耗器件
FPGA架构
速度等级
3 (最快)
4
家庭变
GZ : 12.5 -Gbps收发器
会员编号
E1 : 220K逻辑单元
E3 : 360K逻辑单元
E5 : 400K逻辑单元
E7 : 450K逻辑单元
收发器
速度等级
2 : 12.5 Gbps的
3 : 10.3125 Gbps的
封装代码
29 : 780引脚
35 : 1152针脚
40 : 1517针脚
注意:
低功耗器件选项仅适用于工业温度-3速度等级
阿里亚V器件概述
反馈
Altera公司。