4
阿里亚V特性总结
AV-51001
2013.05.06
特征
描述
FPGA
通用
输入/输出端口（GPIO ）
•
•
•
•
1.6 Gbps的LVDS接收器和发射器
800兆赫/ 1.6 Gbps的外部存储器接口
片内匹配（ OCT）
3.3 V的支持
1
外部存储器
接口
存储器接口与低延迟：
•硬盘内存控制器，高达1.066 Gbps的
•软内存控制器，高达1.6 Gbps的
• 600 Mbps至12.5 Gbps的集成收发器速度
•每通道小于105 mW的6 Gbps的，每通道小于165 mW的10 Gbps的，
和每通道小于170毫瓦12.5 Gbps的
•发送预加重和接收均衡
•各个通道的动态部分重配置
•物理介质附加（ PMA）与软PCS支持9.8304 Gbps的CPRI
（阿里亚V GT和ST只）
• PMA与PCS硬，支持高达9.8 Gbps的CPRI （阿里亚V GZ只）
•硬PCS支持10GBASE -R和10GBASE - KR （的Arria V GZ只）
低功耗
高速串行
接口
•双核的ARM Cortex -A9 MPCore处理器，高达800MHz的最高频率
与对称和非对称多处理支持
（阿里亚V SX和ST
•接口外设-10 /一千分之百以太网媒体访问控制（ EMAC ） ， USB 2.0
设备只）
在这去（ OTG ）控制器，四路串行外设接口（ QSPI ）闪存控制器，
NAND闪存控制器，安全数字/多媒体卡（ SD / MMC）控制器，UART
串行外设接口（SPI） ， I2C接口，以及多达85 HPS GPIO接口
•系统外设，通用定时器，看门狗定时器，直接存储器存取
（ DMA ）控制器， FPGA配置管理器，时钟和复位管理
•片上RAM和ROM启动
• HPS -FPGA桥接，包括FPGA到HPS ， HPS至FPGA ，轻便
HPS至FPGA的桥梁，使FPGA架构发行交易的奴隶
高压钠灯，反之亦然
• FPGA到HPS SDRAM控制器子系统，提供了一个可配置的接口
多端口前端的HPS SDRAM控制器（ MPFE ）
• ARM的CoreSight
™
JTAG调试访问端口，跟踪端口和片上跟踪存储
CON组fi guration
•防篡改保护，全面保护设计，保护您宝贵的IP
投资
•增强的高级加密标准（ AES ）的设计安全特性
• CVP
•在FPGA的部分和动态重新配置
•主动串行（ AS ） x1和x4 ，被动串行（ PS ） ， JTAG和快速被动并行（ FPP ）
X8 ， X16 ， X32和（阿里亚V GZ ）配置选项
•远程系统升级
HPS
1
阿里亚V GZ器件支持3.3 V与3.0 V V
CCIO
.
阿里亚V器件概述
反馈
Altera公司。
ALTERA [ ALTERA CORPORATION ]
