1.概述了Arria V器件系列
2012年2月
AV51001-1.3
AV51001-1.3
建立在28纳米低功耗制程技术，阿里亚
®
V器件提供最低
功耗和最低系统成本的主流应用。 Arria V器件包括：
独特的创新技术，如最低的静态功耗在同类产品中最低功耗
串行数据速率高达任何中端系列的收发器，支持
10.3125吉比特每秒（ Gbps）的，功能强大的采集整合难
知识产权（IP ） ，和功率优化的核心架构，使得阿里亚V
器件非常适用于以下应用：
■
■
■
■
功耗敏感的无线基础设施设备
20G / 40G桥接，交换和分组处理的应用程序
高清晰度视频处理和图像处理
密集的数字信号处理（ DSP）应用
Arria V器件中提供了以下变量：
■
阿里亚V GX FPGA的集成6 -Gbps收发器，这种变异提供
被用于高容量数据和优化带宽，成本和功率电平
信号处理应用。
阿里亚V GT FPGA的集成10 -Gbps收发器，这种变异提供
增强的高速串行I / O带宽，成本敏感的数据和信号
处理应用。
阿里亚V SX -系统级芯片（ SoC）的FPGA集成的Arria V FPGA和
ARM
®
基于硬处理器系统（HPS） 。
阿里亚V ST-的SoC FPGA集成的Arria V FPGA ，基于ARM的HPS ，以及
10 - Gbps收发器。
■
■
■
阿里亚V FPGA的SoC变种配备了FPGA集成了高压钠灯，由
一个双核的ARM Cortex ™ -A9 MPCore™上的处理器，丰富的外设集，以及对
共享多端口SDRAM内存控制器。
在Arria V器件中设置的独特功能被选择，以优化功耗，成本和
性能。这些功能包括重新设计的自适应逻辑模块（ ALM ） ，
分布式存储器，新的10 - Kbit的（ M10K ）内部存储器块，精度可调
DSP块，和分数时钟合成锁相环（ PLL）的一个高度
灵活的时钟网络中，所有由相互连接的功率优化的多跟踪
路由架构。
© 2012 Altera公司。版权所有。 ALTERA ， ARRIA ， CYCLONE ，硬拷贝，MAX的MegaCore ， NIOS ， QUARTUS以及STRATIX和徽标
是Altera公司的商标，并在美国专利和商标局以及其他国家注册。确定为所有其他专有
商标或服务标记均为其各自所有者的财产在描述
Altera保证其性能
半导体产品当前规范下与Altera标准质保一致，但是保留随时更改产品的权利，并
在不另行通知的服务。 Altera不承担由此产生的任何信息，产品或服务的应用或使用不承担任何责任或法律责任
除非与Altera公司明确书面同意，本文所述。 Altera公司建议客户依靠之前的器件规范的最新版本
任何公开信息及订货对产品或服务之前。
阿里亚V器件手册
第1卷：设备简介和数据表
2012年2月
ALTERA [ ALTERA CORPORATION ]
