欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1C12Q240I6ES 参数 Datasheet PDF下载

EP1C12Q240I6ES图片预览
型号: EP1C12Q240I6ES
PDF下载: 下载PDF文件 查看货源
内容描述: 气旋FPGA系列数据手册 [Cyclone FPGA Family Data Sheet]
分类和应用: 现场可编程门阵列可编程逻辑LTE时钟
文件页数/大小: 104 页 / 1360 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1C12Q240I6ES的Datasheet PDF文件第24页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第25页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第26页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第27页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第29页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第30页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第31页浏览型号EP1C12Q240I6ES的Datasheet PDF文件第32页  
Cyclone Device Handbook, Volume 1  
is not available in the true dual-port mode. Mixed-width configurations  
are also possible, allowing different read and write widths. Tables 2–3  
and 2–4 summarize the possible M4K RAM block configurations.  
Table 2–3. M4K RAM Block Configurations (Simple Dual-Port)  
Write Port  
Read Port  
4K × 1  
4K × 1 2K × 2 1K × 4 512 × 8 256 × 16 128 × 32 512 × 9 256 × 18 128 × 36  
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
2K × 2  
1K × 4  
512 × 8  
256 × 16  
128 × 32  
512 × 9  
256 × 18  
128 × 36  
v
v
v
v
v
v
v
v
v
Table 2–4. M4K RAM Block Configurations (True Dual-Port)  
Port B  
Port A  
4K × 1  
v
2K × 2  
v
1K × 4  
v
512 × 8  
v
256 × 16  
v
512 × 9  
256 × 18  
4K × 1  
2K × 2  
v
v
v
v
v
1K × 4  
v
v
v
v
v
512 × 8  
256 × 16  
512 × 9  
256 × 18  
v
v
v
v
v
v
v
v
v
v
v
v
v
v
When the M4K RAM block is configured as a shift register block, you can  
create a shift register up to 4,608 bits (w × m × n).  
2–22  
Preliminary  
Altera Corporation  
January 2007  
 复制成功!