®
AS4LC8M8S0
AS4LC4M16S0
引脚说明
针
CLK
名字
系统时钟
描述
所有操作都同步到CLK的上升沿。它也递增
突发计数器。
控制CLK输入。如果CKE为高时，下一个CLK的上升沿是有效的。
如果CKE是低电平时，内部时钟从下一个时钟暂停
周期和脉冲串地址和输出状态被冻结。拉CKE
低具有以下效果：
所有银行闲置：预充电断电和自刷新。
行活跃于任何银行：主动关闭电源。
爆/访问正在进行中：时钟暂停。
当掉电或自动自刷新模式， CKE变
异步直到退出模式。
CS
A0~A11
芯片选择
地址
启用或通过屏蔽或启用所有输入禁用设备操作
除了CLK ， CKE ， UDQM / LDQM （
×
16 ） ， DQM （
×
8).
行和列地址被复用。行地址： A0 〜 A11 。
列地址（ 8M
×
8 ） ： A0 〜 A8 。列地址（ 4M
×
16):
A0~A7.
存储器单元阵列被组织成4个存储体。 BA0和BA1选择哪个
内部银行将积极激活过程中，读，写，
预充电操作。
让行访问和预充电操作。当
RAS
低，排
地址被锁在CLK的上升沿。
启用列的访问。当CAS号为低电平时，起始列地址为
突发存取操作被锁定在CLK的上升沿。
允许写操作和行预充电操作。
CKE
时钟使能
BA0 ， BA1
RAS
CAS
WE
BANK SELECT
行地址选通
列地址选通
写使能
×
8 ： DQM
×
16 ： UDQM / LDQM
控制I / O缓冲器。当DQM为高电平时，输出缓冲器被禁用
在读操作和输入数据的写入期间被屏蔽
操作。 DQM延迟2个时钟，用于读取和0的时钟写入。
输出禁用/写
为
×
16 ， LDQM控制低字节（ DQ0-7 ）和UDQM控制
面膜
高字节（ DQ8-15 ） 。为
×
8 ，只有一个DQM控制8的DQ 。
UDQM和LDQM被认为是在作为参考的相同状态
DQM 。
数据输入/输出
数据输入/输出复用。为8M数据总线
×
8
DQ0 〜 DQ7只。
DQ0~DQ15
V
DD
/V
SS
V
DDQ
/V
SSQ
电源/接地电源和地的核心逻辑和输入缓冲器。
数据输出功率/
地
电源和地对数据输出缓冲器。
7/5/00
半导体联盟
3
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
