超前信息
®
AS4LC8M8S0
AS4LC4M16S0
3.3V 4Mx16和8Mx8 CMOS同步DRAM
特点
• PC100 / 133兼容
•组织
- 2,097,152字×8位×4银行（8M × 8）的
- 1,048,576字× 16位× 4银行（ 4M × 16 ）
•完全同步
- 所有信号参考时钟的上升沿
•四个内部银行通过BA0 / BA1控制（银行选择）
•高速
- 133/125/100兆赫
- 5.4纳秒（ 133兆赫） / 6纳秒（ 100分之125 MHz）的时钟存取时间
•低功耗
- 待机： 7.2毫瓦最大， CMOS I / O
• 4096刷新周期， 64毫秒刷新间隔
•自动刷新和自刷新
•自动和直接预充电
•突发读取单一写操作
•可以在每个周期断言随机列地址
• LVTTL兼容的I / O
• 3.3V电源
• JEDEC标准封装，引脚排列和功能
- 400万， 54针TSOP II
•读/写数据屏蔽
•可编程突发长度（ 1/2/ 4/8 /全页）
•可编程突发顺序（顺序/交错）
•可编程CAS延迟（ 2/3）
管脚配置
AS4LC4M16S0
V
CC
DQ0
V
CCQ
NC
DQ1
V
SSQ
NC
DQ2
V
CCQ
NC
DQ3
V
SSQ
NC
V
CC
NC
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
CC
V
CC
DQ0
V
CCQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
CCQ
DQ5
DQ6
V
SSQ
DQ7
V
CC
LDQM
WE
CAS
RAS
CS
BA0
BA1
A10
A0
A1
A2
A3
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
CCQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
CCQ
DQ8
V
SS
NC
UDQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
V
SS
DQ7
V
SSQ
NC
DQ6
V
CCQ
NC
DQ5
V
SSQ
NC
DQ4
V
CCQ
NC
V
SS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚名称
PIN码（ S）
DQM （ 8M × 8 ）
UDQM / LDQM （ 4M × 16 ）
A0到A11
BA0 ， BA1
DQ0到DQ7 （ 8M × 8 ）
DQ0到DQ15 （ 4M × 16 ）
RAS
CAS
WE
CS
V
CC
, V
CCQ
V
SS
, V
SSQ
CLK
CKE
描述
输出禁用/写屏蔽
地址输入
银行选择输入
输入/输出
行地址选通
列地址选通
写使能
芯片选择
电源（ 3.3V ± 0.3V ）
地
时钟输入
时钟使能
AS4LC4M16S0
选购指南
符号
总线频率
最小时钟存取时间
最小建立时间
最小保持时间
最低RAS到CAS延迟
最低RAS预充电时间
备注： （ CL /吨
RCD
/t
RP
)
CL = 2
CL = 3
f
最大
t
AC
t
AC
t
S
t
H
t
RCD
t
RP
-75 （ PC133 ）
133
–
5.4
1.5
0.8
3
3
3/3/3
-8
125
–
6
2
1.0
3
3
3/3/3
-10°F （ PC100 ）
100
6
–
2
1.0
2
2
2/2/2
-10 （ PC100 ）
100
–
6
2
1.0
3
3
3/3/3
单位
兆赫
ns
ns
ns
ns
周期
周期
54引脚TSOP
4LC4M16S0
7/5/00
半导体联盟
1
版权所有©2000联半导体公司。版权所有。
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
