AS4C4M4F0
AS4C4M4F1
®
功能说明
该AS4C4M4F0和AS4C4M4F1是高性能的16兆位的CMOS动态随机存取存储器（ DRAM）组织成设备
4194304字× 4位。该器件采用先进的CMOS技术，并导致较高的创新设计制造技术
速度，极低的功耗，并在部件和系统的层面广泛的经营利润。该联盟16Mb的DRAM系列优化
使用如在个人计算机，工作站，路由器和交换机应用主存储器。
这些设备的功能，使阅读和单一行中写入操作（或页面）可在执行高速页面模式操作
非常高的速度由行内切换列地址。行和列地址被交替地锁存到使用输入缓冲器
RAS和CAS的下降沿分别输入。另外， RAS是用来使列地址锁存器透明，使应用程序的
之前CAS断言列地址。
刷新A0到A11的4096种地址组合必须进行使用每64毫秒：
• RAS只刷新： RAS断言，而CAS是高举。每4096行必须被选通。输出保持高阻抗。
•隐藏刷新： CAS为低，而RAS被触发。刷新地址由内部产生。输出保持低阻抗用
前面的有效数据。
• CAS先于RAS的刷新（ CBR ） ： CAS断言之前， RAS 。刷新地址由内部产生。
输出高阻抗（ OE和WE都不在乎） 。
•正常读取或写入周期刷新被访问的行。
•自刷新周期
刷新A0到A10的2048种地址组合必须进行使用每32毫秒：
• RAS只刷新： RAS断言，而CAS是高举。每2048行必须被选通。输出保持高阻抗。
•隐藏刷新： CAS为低，而RAS被触发。刷新地址由内部产生。输出保持低阻抗用
前面的有效数据。
• CAS先于RAS的刷新（ CBR ） ： CAS断言之前， RAS 。刷新地址由内部产生。
输出高阻抗（ OE和WE都不在乎） 。
•正常读取或写入周期刷新被访问的行。
•自刷新周期
该AS4C4M4F0和AS4C4M4F1可在标准26分之24引脚塑料SOJ和第24/ 26引脚塑料TSOP封装。该
AS4C4M4F0和AS4C4M4F1操作与5V ± 0.5V的单电源供电，并提供TTL兼容的输入和输出。
对于4K刷新逻辑框图。
V
CC
GND
刷新
调节器
列解码器
SENSE AMP
数据
I / O
缓冲器
I / O0至I / O 3
RAS
RAS时钟
发电机
CAS
CAS时钟
发电机
WE
WE时钟
发电机
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
OE
地址缓冲器
行解码器
4096 × 1024 × 4
ARRAY
(16,777,216)
4/11/01; v.0.9
半导体联盟
18 P. 2
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
