2Gb DDR3L – AS4C128M16D3L
Figure 57. Power-Down Entry after Write with Auto Precharge
CK#
T0
T1
Ta0
Ta1
Ta2
Ta3
Ta4
Ta5
Ta6
Ta7
Tb0
Tb1
Tb2
Tc0
Tc1
CK
NOP
VALID
VALID
WRITE
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
COMMAND
CKE
tCPDED
tIS
Bank,
Col n
ADDRESS
VALID
Notes 1
tPD
WR
WL = AL + CWL
A10
DQS, DQS#
Din
b
Din
b+1
Din
b+2
Din
b+3
Din
b+4
Din
b+5
Din
b+6
Din
b+7
DQ BL8
DQ BC4
Start Internal
Precharge
Din
b
Din
b+1
Din
b+2
Din
b+3
tWRAPDEN
Power - Down
Entry
NOTES:
1. WR is programmed through MR0.
TRANSITIONING DATA
Don't Care
TIME BREAK
Figure 58. Power-Down Entry after Write
CK#
T0
T1
Ta0
Ta1
Ta2
Ta3
Ta4
Ta5
Ta6
Ta7
Tb0
Tb1
Tb2
Tc0
Tc1
CK
NOP
VALID
VALID
WRITE
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
COMMAND
CKE
tCPDED
tIS
Bank,
Col n
ADDRESS
VALID
tWR
tPD
WL = AL + CWL
A10
DQS, DQS#
Din
b
Din
b+1
Din
b+2
Din
b+3
Din
b+4
Din
b+5
Din
b+6
Din
b+7
DQ BL8
DQ BC4
Din
b
Din
b+1
Din
b+2
Din
b+3
tWRPDEN
Power - Down
Entry
TRANSITIONING DATA
Don't Care
TIME BREAK
Confidential
74
Rev. 2.0
Aug. /2014