[AK4683]
DIR / DIT部分
- AES3 , IEC60958 ,S / PDIF , EIAJ CP1201兼容
- 低抖动PLL模拟
- PLL锁定范围:为32kHz至192kHz
- 时钟源: PLL或震荡器
- 4通道接收器输入
- 1路变送输出(通过输出或DIT )
- 辅助数字输入
- 去加重为32kHz时,为44.1kHz , 48kHz的和96kHz的
- 检测功能
•
非PCM码流检测
•
DTS -CD比特流检测
•
采样频率检测
(为32kHz , 44.1kHz的, 48kHz的, 88.2 , 96kHz的, 176.4kHz , 192kHz的)
•
解锁&奇偶校验错误检测
•
有效性标志检测
- 高达24位的音频数据格式
- 40位通道状态缓冲器
- 突发序言位PC和PD缓冲的非PCM码流
- Q-子码缓冲器,用于CD比特流
TTL电平数字I / F
外部主时钟输入:
- 256fs , 384fs , 512fs (飞秒= 32kHz时
∼
48kHz)
- 128fs , 192fs , 256fs (飞秒=路64kHz
∼
96kHz)
- 128fs (飞秒= 120kHz的
∼
192kHz)
主时钟输出: 128fs / 256fs / 384fs / 512fs
2音频串行I / F ( PORTA , PORTB )
- 主/从模式
- I / F格式
2
PORTA :左/右( 20/24位)有道理,我S, TDM
PORTB :左/右( 20/24位)有道理,我
2
S
4线串口和I
2
C总线
μP
I / F为模式设定
工作电压: 4.5〜 5.5V
电源的输出缓冲器: 2.7〜 5.5V
64引脚LQFP封装( 0.5mm间距)
MS0427-E-02
-2-
2007/04