欢迎访问ic37.com |
会员登录 免费注册
发布采购

AK4591VQ 参数 Datasheet PDF下载

AK4591VQ图片预览
型号: AK4591VQ
PDF下载: 下载PDF文件 查看货源
内容描述: 埃?? ¥ å ???? - 答?? » ã ?? ¬A ??一?? ¿ ä » ?? 24位4通道ADC 24位DAC 6CH [入力セレクタ付24bit 4ch ADC 24bit 6ch DAC]
分类和应用: 模拟IC信号电路
文件页数/大小: 41 页 / 480 K
品牌: AKM [ ASAHI KASEI MICROSYSTEMS ]
 浏览型号AK4591VQ的Datasheet PDF文件第3页浏览型号AK4591VQ的Datasheet PDF文件第4页浏览型号AK4591VQ的Datasheet PDF文件第5页浏览型号AK4591VQ的Datasheet PDF文件第6页浏览型号AK4591VQ的Datasheet PDF文件第8页浏览型号AK4591VQ的Datasheet PDF文件第9页浏览型号AK4591VQ的Datasheet PDF文件第10页浏览型号AK4591VQ的Datasheet PDF文件第11页  
[AK4591]
7.電気的特性
(1)
アナログ特性
(特記なき場合はTa=25℃;
AVDD = DVDD = 3.3V ; VREFH = AVDD ; VREFL = AVSS ; BITCLK = 64fs的;
信号周波数为1kHz ;测定周波数=为20Hz 〜 20kHz的( @ 48kHz的) ,在20Hz 〜 40kHz的( @ 96kHz的) ;
MCLK = 12.288MHz的( 256fs @ 48kHz的) , 24.576MHz的( 256fs @ 96kHz的) ; ADC全差动入力;
½½デ½½½ンタ½フ½½½½フ½½マ½ト後詰め16Bits時、およびBITCLK32fs時は除く)
典型值
最大
パラメータ
24
ADC †
分解½
単½
dB
dB
dB
dB
dB
dB
dB
DAC部
ダイナミック特性
S /(N + D)的
FS = 48kHz的( -1dBFS ) (注1 )
FS = 96kHz的( -1dBFS ) (注1 )
ダ½ナミ½½レン½゙
FS = 48kHz的(Aフ& frac12 ;ルタ) (注1,2 )
FS = 96kHz的
(注1,2)
S / N
FS = 48kHz的(Aフ& frac12 ;ルタ) (注1 )
FS = 96kHz的
(注1)
チ½ンネル間½½½レ½½½ン
( F = 1kHz时) (注3 )
DC精度
チ½ンネル間½゙½ンミ½½マ½チ
アナログ入力
入力電圧(差動入力)
(注4)
入力電圧(½ン½゙ル½ンド入力)
(注5)
入力½ンピ½ダン½½
(注6)
分解½
ダイナミック特性
S /(N + D)的
FS = 48kHz的(的0dBFS )
FS = 96kHz的(的0dBFS )
ダ½ナミ½½レン½゙
FS = 48kHz的(Aフ& frac12 ;ルタ) (注2 )
FS = 96kHz的
(注2)
S / N
FS = 48kHz的(Aフ& frac12 ;ルタ)
FS = 96kHz的
チ½ンネル間½½½レ½½½ン
( F = 1kHz时) (注7 )
DC精度
チ½ンネル間½゙½ンミ½½マ½チ
アナログ出力
出力電圧
( AOUT +) - ( AOUT- )
(注8)
負荷抵抗
負荷容量
82
87
87
90
92
88
97
93
97
93
115
0.1
0.3
±2.15
2.15
24
dB
VP-P
VP-P
dB
dB
dB
dB
dB
dB
dB
±1.85
1.85
22
±2.00
2.00
33
80
97
97
90
90
88
107
102
108
103
105
0.2
0.5
3.96
20
dB
VP-P
pF
3.36
5
3.66
注意
1.½ン½゙ル½ンド入力の場合、特性は悪くなります。
2.-60dBFSの信号を入力したときのS/(N+D)です。
3.各入力セレクタごとのL½Rに対して,-1dBFSの信号を入力した場合のL-R間の½½½レ½½½ンです。
4.対象となる入力ピンは, AINL1 + , AINL1- , AINR1 + , AINR1- , AINL2 + , AINL2- , AINR2 + , AINR2-です。
尚,差動入力電圧(△VAIN=(AIN+)-(AIN-))のフル½½½½ルは(±FS=±(VREFH-VREFL)×(2.0/3.3))です。
5.対となる入力ピンは、AINL3~L9,AINR3~R9です。
尚、½ン½゙ル½ンド入力電圧のフル½½½½ルは(FS=(VREFH-VREFL)×(2.0/3.3))です。
6.対象となる入力ピンは、AINL1+,AINL1-,AINR1+,AINR1-,AINL2+,AINL2-,AINR2+,AINR2-,
AINL3~L9,AINR3~R9です。
7.各DACごとのL½Rに対して、0dBFSの信号を入力した場合の、L-R間の½½½レ½½½ンです。
8.VREFH=AVDD,VREFL=AVSS時のフル½½½½ル出力電圧。
[MS0295-J-01]
-7-
2012/12