旭化成
[AK4550]
操作概述
n
系统时钟输入
的AK4550可以输入MCLK = 256fs ， 384fs或512fs 。输入时钟施加于MCLK作为内部主时钟
会被自动分割成256fs 。外部时钟之间的关系，施加于MCLK输入端和
期望的采样率在表1中。 LRCK时钟输入必须与MCLK同步限定，然而相
不是关键的。 * fs为采样频率。
在同步的相位由在正常运行期间改变时钟频率时， AK4550可
点击发生的噪音。在壳体的DAC中，单击噪声避免由输入设定为“0” 。
所有的外部时钟（MCLK ，SCLK， LRCK ）必须存在，除非PWAD和PWDA = “L”。如果这些时钟都没有
所提供的AK4550可以得出过电流，可能不可能正常工作，因为该器件采用
国内动态刷新的逻辑。
fs
32.0kHz
44.1kHz
48.0kHz
256fs
8.1920MHz
11.2896MHz
12.2880MHz
MCLK
384fs
12.2880MHz
16.9344MHz
18.4320MHz
SCLK
512fs
16.3840MHz
22.5792MHz
24.5760MHz
32fs
1.0240MHz
1.4112MHz
1.5360MHz
64fs
2.048MHz
2.822MHz
3.072MHz
表1.系统时钟示例
n
音频串行接口格式
数据移入/移出使用SCLK和LRCK输入SDTI / SDTO引脚。该数据是高位在前， 2的补码。
LRCK
0
1
10
11
12
13
14
15
0
1
10
11
12
13
14
15
0
1
SCLK （ⅰ）
(32fs)
SDTI （ⅰ）
SDTO （ O）
0
15
1
14
6
14
5
15
4
16
3
17
2
1
31
0
0
15 14
1
6
14
5
15
4
16
3
17
2
1
31
0
15
0
14
1
SCLK （ⅰ）
(64fs)
SDTO （ O）
SDTI （ⅰ）
15
14
2
1
0
15
14
2
1
0
15
14
不在乎
15 ： MSB ， 0 ： LSB
15
14
0
不在乎
15
14
0
LCH数据
图1.音频接口时序
RCH数据
M0068-E-01
-8-
2000/4
AKM [ ASAHI KASEI MICROSYSTEMS ]
