旭化成
[AK4317]
操作概述
系统时钟
这是需要经营的AK4317外部时钟MCLK ， LRCK ， BICK 。主
时钟（MCLK ）应与LRCK的同步，但相位不是关键的。 MCLK的用于
操作数字内插滤波器及所述Δ-Σ调制器。 MCLK的频率是
由采样率（ LRCK ）和中正销来确定。表1示出了相应的时钟
频率。当选择了384fs ，内部主时钟变为256fs （= 384fs * 2 /3）。请参阅
图1 。
所有的外部时钟（ MCLK ， BICK ， LRCK ）应始终在场每当AK4317是正常的
操作模式（ PD = "H" ） 。如果不提供这些时钟，该AK4317可以得出过大的电流，因为
该器件采用内部动态刷新的逻辑。如果外部时钟不存在，则AK4317
应在掉电模式（PD = "L" ） 。退出复位在上电时等之后， AK4317是在加电
掉电模式直到MCLK和LRCK输入。
时钟
LRCK （ FS ）
BICK
MCLK
中正= "L"
中正= "H"
频率
8
k∼50kHz
∼64fs
256fs
384fs
表1中。系统时钟
图1 。 MCLK分
音频串行接口格式
数据是通过使用BICK和LRCK输入SDATA引脚移入。四个串行数据模式，这是
与AK4319兼容支持以及由DIF0和DIF1引脚选择为示于表2 。在
所有模式下的串行数据是MSB优先， 2的补码格式和被锁存BICK的上升沿。
模式2可以通过清零未使用的最低有效位被用于16的MSB对齐格式。
DIF1 DIF0
0
0
1
1
0
1
0
1
模式
0 ： 16位LSB有道理
1 ： 18位LSB有道理
2 ： 18位MSB有道理
3 ： I S兼容
2
BICK
≥32fs
≥36fs
≥36fs
科幻gure
图2
图2
科幻gure 3
≥36fs
图4
或32fs
表2中。串行数据模式
0172-E-01
-9-
1997/5
AKM [ ASAHI KASEI MICROSYSTEMS ]
