[旭化成]
[AK4170]
PIN /功能
号
1
2
信号名称
NC
OEN
I / O
-
I
描述
没有连接
输出使能引脚（ CMOS电平数字输入）
低投入实现传输数据，这是这两个INP和INN输出到DP和
DN引脚。高输入使能接收模式，即禁用DP和输出
DN ，并且缓冲进入高阻状态。
差分接收输出（ CMOS电平数字输出）
当DP > DN时，输出为18 H 20 。当DP < DN ，输出; L ?? 。
当两个DP和DN ; L ?? ，输出不被保证。
该引脚也输出正确不管OEN输入。
施密特迟滞接收器输出的DP （D + ）输入（ CMOS电平数字输出）
当DP是高电平， RSHP高。
当DP是低电平， RSHP是低
该引脚也输出正确不管OEN输入。
施密特迟滞接收器输出为DN （ D-）输入（ CMOS电平数字输出）
当DN为高电平， RSHN高。
当DN为低电平， RSHN是低
该引脚也输出正确不管OEN输入。
挂起模式控制引脚（ CMOS电平）
高输入强制RDIFF输出为低电平，并且AK4170进入低
功耗模式，无论OEN引脚。
接地引脚
没有连接
没有连接
没有连接
全速/低速控制输入（ CMOS数字输入）
低输入激活AK4170以低速（ 1.5Mbps的）模式。
高输入激活AK4170全速（ 12Mbps的）模式。
发射器/接收器的负数据输出/输入引脚
DN输出的非专利逻辑电平的数据时OEN是低
DN禁止输出，并进入高阻态时OEN高。
发射器/接收器正面数据输出/输入引脚
DP输出的INP逻辑电平的数据时OEN是低
DP的禁止输出，并进入高阻态时OEN高。
发射器正面数据输入引脚（ CMOS数字输入）
当OEN低， DP输出INP逻辑电平。
当OEN高， INP不影响输出引脚。
发送负数据输入引脚（ CMOS数字输入）
当OEN低， DN的输出非专利逻辑电平。
当OEN高， INN不影响输出引脚。
电源引脚
连接到VSS有一个0.1uF的电容。
3
rdiff进行
O
4
RSHP
O
5
RSHN
O
6
7
8
9
10
11
12
13
14
15
16
技能提升计划
VSS
NC
NC
NC
快
DN
DP
INP
客栈
VDD
I
P
-
-
-
I
I / O
I / O
I
I
-
<M0066-E-01>
-2-
<1999/09>
AKM [ ASAHI KASEI MICROSYSTEMS ]
