旭化成
[AK2048]
引脚说明
引脚名称
RDATA
RCLK
RCRV
I / O
O
O
O
功能
接收输出的数据从输入的数据恢复。从输入延迟时间
数据到RDATA约为1.25bit 。输出的RCLK的上升沿。
接收时钟输出从收到的数据恢复。
CRV （编码规则违反）输出引脚。
当AK2048D检测到的CMI码的CRV未来
“1”的数据。参阅图6， 11
数据RCRV云
以“高”同步的违规数据。被检测为“0”数据的CRV和
TDATA
TCLK
TCRV
I
I
I
发送数据输入引脚。
输入的TCLK的下降沿。
传输时钟输入引脚。
如果该输入是“高” ， AK2048D生成的CRV在发送数据。
CRV是为数据“0”和“1”的数据生成的。 “高”输入TCRV被接受，直到5
钟表时间。如果“高”输入的持续时间长于6个时钟，输入的TCRVβ
之后第6个时钟被忽略。参照图4 ， 11
TEST1
TEST2
LOCK
NC
NC
O
测试引脚。应该浮动。
测试引脚。应该浮动。
LOCK指示PLL锁相环状态是否处于锁定状态，或PLL在
解锁状态。
锁定状态
LOCK变为“低”时，采样RCLK是在连续的所有“低”
32 RXA ， RXB采样时钟时间。
UN LOCK状态
LOCK变为“高”时，下面的两个条件都满足。
-
抽样RCLK是“高”，超过5个时钟周期，在连续的帧
256 RXA ， RXB时钟时间。
-
与上述情况发生的连续5帧。
在另一种条件下， LOCK保持不变的电流输出状态。
这个信号的输出定时是异步的RCLK 。
当RST为“低” ，锁定固定为“高” 。
MS0073-E-00
4
2001/01
AKM [ ASAHI KASEI MICROSYSTEMS ]
