[AK4612]
動作説明
■ システムクロック
AK4612はMCLKのクロックソースとして外部Clock入力またはX’tal入力を選択することが可能です(Figure 17, Figure
18)。
スレーブモード時に必要なクロックは、MCLK, LRCK, BICK です。MCLKとLRCKは同期する必要はありま
すが位相を合わせる必要はありません。MCLK周波数を設定する方法は、DFS1-0 bitで設定する方法(Manual
Setting Mode) とデバイス内部で自動設定する方法(Auto Setting Mode) の2つがあります。Manual Setting Mode
(ACKS bit = “0”: Default)では、DFS1-0 bitでサンプリングスピードが設定され(Table 1)、各スピードでのMCLK
周波数は自動検出され、内部クロックは適切な周波数に自動設定されます(Table 3, Table 4, Table 5)。Auto
Setting Mode (ACKS bit = “1”) では、MCLK周波数は自動検出され(Table 6)、内部クロックは適切な周波数に自
動設定される(Table 7)ため、DFS1-0 bitの設定は不要です。
マスタモード時に必要なクロックはMCLKのみです。マスタクロック周波数をCKS1-0 bit (Table 2)で、サンプ
リングスピードをDFS1-0 bit (Table 1)で設定が必要です。CKS1-0, DFS1-0 bit を設定した直後ではBICKとLRCK
の出力周波数やデューティーが乱れる場合があります。電源ON等のリセット解除時(PDN pin = “↑”) はMCLK
が入力されるまでパワーダウン状態になります。
スレーブモード動作時(PDN pin = “H”)において電源ON等のリセット解除時(PDN pin = “↑”)はMCLK, LRCKが
入力されるまでパワーダウン状態です。
通常動作時にクロックの供給が停止して再度クロックが供給された場合、出力に異音が発生する可能性があ
りますので、異音が問題になる場合は外部でミュートしてください。
DFS1
DFS0
Sampling Speed Mode (fs)
(default)
0
0
1
1
0
1
0
1
Normal Speed Mode
32kHz~48kHz
64kHz~96kHz
128kHz~192kHz
-
Double Speed Mode
Quad Speed Mode
N/A
(N/A: Not available)
Table 1.サンプリングスピード(Manual Setting Mode)
CKS1
CKS0
Normal Speed
Mode
Double Speed
Mode
Quad Speed
Mode
128fs
128fs
128fs
128fs
0
0
1
1
0
1
0
1
256fs
384fs
512fs
512fs
256fs
256fs
256fs
256fs
(default)
Table 2. マスタクロック入力周波数選択(Master Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
MCLK (MHz)
384fs
BICK (MHz)
256fs
8.1920
11.2896
12.2880
512fs
64fs
12.2880
16.9344
18.4320
16.3840
22.5792
24.5760
2.0480
2.8224
3.0720
Table 3. システムクロック例(Normal Speed Mode @Manual Setting Mode)
MS1039-J-01
2009/06
- 27 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
