ASAHI KASEI
[AK4571]
6. System Block Diagram
1K bitのEEPROMを使用する場合のブロック図をに示します。
VD
0.1u
47K
0.1u
0.1u
0.1u
VD
47K
47K
47K
1.5K
47K
3.3n
DP
DN
m
m
4.7
0.1
+
TEST3
EPSEL
EPEN
1
DGND
10p＊）
BGND
EPDI
EPAO
SK
XTALOUT
12MHz
10p＊）
XTALIN
EPSW
CS
+
TESTMODE3
TESTMODE2
STBY
m
m
m
0.1
4.7
EMSW
LFLT_SYS
LFLT_44K
LFLT_48K
VRDA
VRAD
2.7k
22n
120k
AGND
120k
VCOM
+
+
m
m
4.7
0.1
+
VA
6.8n
m
m
m
0.1
0.1
4.7
4.7
6.8n
m
1
Cb
Cb
300
m
1
Rb
Rb
m
m
10
+
1n
m
1
10K<
<example>
Gain=19dB, fc=94Hz
Rb: 360K
0.1
m
1
10K<
Cb: 4.7n
MIC
4.7K/2.2K
*): 安定したアナログ特性を得るため、水晶の負荷容量として10pF程度を推奨します。
Figure 14 System Block Diagram
MS0153-J-02
2003/3
- 51 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
