[AK4414]
Digital Ground
Analog Ground
VSS1
33
1
PDN
2
3
4
5
6
7
8
9
BICK
VREFL1 32
VREFH1 31
System
SDATA1
SDATA2
TDM1
LRCK
SMUTE
SD
AOUTR1N
AOUTR1P
30
29
28
27
26
Controller
NC
AO UTL2P
AOUTL2N
DEM0
VREFH2 25
VREFL2 24
10 DEM1
11 DIF0
VSS2
23
Figure 25. Ground Layout
1. グランドと電源のデカップリング
AK4413ではディジタルノイズのカップリングを最小限に抑えるため、AVDD, VDD1/2 とDVDDをデカップリ
ングします。AVDD, VDD1/2 にはシステムのアナログ電源を供給し、DVDDにはシステムのディジタル電源を
供給して下さい。AVDD, VDD1/2 とDVDDの配線はレギュレータ等からの低インピーダンス状態のまま分けて
配線して下さい。その際、AVDD, VDD1/2 とDVDDの立ち上げシーケンスを考慮する必要はありません。
VSS1-2, DVSS, AVSS は同じアナロググランドに接続して下さい。デカップリングコンデンサはAK4413にでき
るだけ近づけて接続します。
2. 基準電圧
VREFH1/2 pinとVREFL1/2 pinに入力される電圧の差がアナログ出力のフルスケールを決定します。通常は
VREFH1/2 pinをAVDDに接続し、VREFL1/2 pinをVSS1/VSS2/AVSS に接続します。VREFH1/2 pinとVREFL1/2
pinとの間に高周波ノイズを除去するために0.1µFのセラミックコンデンサを接続します。セラミックコンデン
サはピンにできるだけ近づけて接続して下さい。VCM1/2 pinから電流を取ってはいけません。ディジタル信号、
特にクロックはAK4414へのカップリングを避けるためVREFH1/2, VREFL1/2 pinからできるだけ離して下さ
い。
3. アナログ出力
アナログ出力は完全差動出力になっており、出力レンジはAVDD/2を中心に2.8Vpp (typ, VREFH1/2 − VREFL1/2
= 5V)です。差動出力は外部で加算されます。AOUT +, AOUT −の加算電圧はVAOUT = (AOUT+)−(AOUT−)です。
加算ゲインが1の場合、出力レンジは5.6Vpp (typ, VREFH1/2 − VREFL1/2 = 5V)です。外部加算回路のバイア
ス電圧は外部で供給します。入力コードのフォーマットは2’s compliment (2の補数)で7FFFFFH(@24bit)に対し
ては正のフルスケール、800000H(@24bit) に対しては負のフルスケール、000000H(@24bit)でのVAOUTの理想値
は0V電圧が出力されます。
内蔵のΔΣ変調器の帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)で減衰さ
れます。
Figure 26は差動出力を1個のオペアンプで加算する外部LPF回路例です。
Figure 27は差動出力の回路例及び3個のオペアンプを使った外部LPF回路例です。
MS1476-J-00
2013/01
- 46 -