[AK4414]
[2] DSD mode
DSDデータ入力の場合は、DIF2-0 pin及びDIF2-0 bitは無効です。DCLK周波数は64fsに固定です。DCLKの極
性はDCKB bitで反転することが可能です。
DCLK (64fs)
DCKB=1
DCLK (64fs)
DCKB=0
DSDL,DSDR
Normal
D0
D0
D1
D2
D3
D3
DSDL,DSDR
Phase Modulation
D1
D2
D1
D2
Figure 16. DSD Mode Timing
■ D/A変換モード切り替えタイミング
RSTN bit
≥4/fs
D/A Mode
D/A Data
PCM Mode
DSD Mode
≥0
DSD Data
PCM Data
Figure 17. D/A Mode Switching Timing (PCM to DSD)
RSTN bit
D/A Mode
DSD Mode
PCM Mode
≥4/fs
D/A Data
DSD Data
PCM Data
Figure 18. D/A Mode Switching Timing (DSD to PCM)
Note. DSD mode時は25%から75%のデューティ比を信号レンジとします。SACDフォーマットブック(Scarlet
Book) では、DSD信号のピークレベルがこのデューティを越えることは推奨されていません。
MS1476-J-00
2013/01
- 30 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
