ASAHI KASEI
[AK2301]
機能説明
■PCMコーデック
◆A/D
AMPTより入力されたアナログ信号は、折り返し雑音防止用フィルタ（AAF）を通過して、8ビットのPCM
データに変換されます。変換されたPCMデータは、8ページの伝送損失周波数特性(A/D)に示す様な帯域制限
フィルタを通過後、DX端子よりBCLKの立ち上がりに同期してMSBから順に出力されます。この時出力さ
れるPCMデータはA/μ-law形式で、+フルスケールが3.14dBm0として定義され、アナログ入力側で
0.762Vrmsの入力が3.14dBm0のデジタルコードに変換されます。
◆D/A
DR端子よりBCLKに同期して入力されたPCMデータは、8ページの伝送損失周波数特性(D/A)の様な特性を
持ったデジタルフィルタを通過後、アナログ信号に変換され、さらにSMF(fc=30kHz typ)にて高調波成分を
取り除いてVR端子より出力されます。入力するPCMデータの信号は、出力時と同様にA/μ-law形式で、+
フルスケールが3.14dBm0として定義されます。出力されるアナログ信号のレベルは、3.14dBm0入力時に
0.762Vrmsとなります。
■ PCMインタフェース
AK2301は以下の２つのPCMデータインタフェースをサポートしています。
・Long Frame Sync(LF)
・Short Frame Sync(SF)
PCMデータは端子(DR,DX)から順次入出力されます。
いずれの場合もデータはMSBファーストで入出力されます。
◆PCMインタフェースの選択
Long Frame/ Short frame はFSからLSIが自動的に判定します。
● LONG FRAME (LF) / SHORT FRAME (SF)
◆LF/SFの判定方法
単チャネルCODECは、以下のように入力されたFSの”H”期間によりLong Frame, Short Frameかを自動的
に判断します。
FS=”H”の期間
フレーム構成
BCLKの2周期以上
LF
BCLKの1周期
SF
◆インタフェースタイミング
PCMデータは、フレーム同期信号FSに同期して、1フレーム区間(125μs)毎にそれぞれ8ビットずつDX,DR
端子より入出力されます。1フレーム区間には最大32個のタイムスロット(BCLK=2.048MHz時)があります
が、本LSIはそのうちの最初のタイムスロットを使ってPCMデータを入出力します。
<MS0416-J-02>
13
2013/05
AKM [ ASAHI KASEI MICROSYSTEMS ]
