ASAHI KASEI
◆PCMインタフェース (Lomg Frame, Short Frame, GCI)
[AK2306/LV]
特記なき場合、Ta=-40 to +85℃, VDD = 5V±5%, 3.3V±0.3V, VSS = 0V and FS 8kHzにおいての定義となりま
す。すべてのタイミングパラメータはVOH = 0.8VDD及びVOL = 0.4Vにて測定されます。
■AC特性
パラメータ
記号
1/tPF
1/tPB
tWBH
tWBL
tR
Min
－
Typ
Max 単位 参照図
kHz
FS Frequency
8
－
BCLK Frequency
128
80
4096 kHz
BCLK Pulse Width High
BCLK Pulse Width Low
ns
ns
80
Rising Time: (BCLK,FS,DX,DR)
Falling Time: (BCLK,FS,DX,DR)
Hold Time: BCLK Low to FS High
Setup Time: FS High to BCLK Low
Setup Time: DR to BCLK Low
Hold Time: BCLK Low to DR
40
40
ns
ns
ns
ns
ns
ns
ns
図１
図２
図３
tF
tHBF
tSFB
tSDB
tHBD
tDBD
40
70
40
40
Delay Time: BCLK High to DX valid
Long Frame
注1）
60
Hold Time: 2nd period of BCLK Low to FS Low
tHBFL
tDZFL
tDZCL
tWFSL
40
ns
ns
Delay Time: FS or BCLK High, whichever is later,to DX valid
60
60
注1）
図１
Delay Time: BCLK Low to DX High-Z
注1）
10
ns
FS Pulse Width Low
1
BCLK
Short Frame
Hold Time: BCLK Low to FS Low
Setup Time: FS Low to BCLK Low
tHBFS
tSFBS
40
40
10
ns
ns
ns
図２
Delay Time: BCLK Low to DX High-Z
GCI
注1） tDZCS
60
BCLK Frequency
1/tPBG
tDZCG
tSDBG
tHBDG
512
10
4096 kHz
Delay Time: Second BCLK Low to DX High-Z
Setup Time: DR to Second BCLK High
60
ns
ns
ns
図３
40
Hold Time: Second BCLK High to DR
40
注１）15pFの負荷容量及び２つのLSTTL駆動時。
MS0093-J-06
27
2012/01
AKM [ ASAHI KASEI MICROSYSTEMS ]
