引脚德网络nitions
引脚名称
TO_NODE[0]+
TO_NODE[0]-
TO_NODE[1]+
TO_NODE[1]-
FM_NODE[0]+
FM_NODE[0]-
FM_NODE[1]+
FM_NODE[1]-
BYPASS[0]-
BYPASS[1]-
REFCLK
CPLL1
CPLL0
FM_NODE[0]_DV
针
20
21
05
04
23
24
02
01
17
08
14
12
13
09
类型引脚说明
HS_OUT
串行数据输出：
高速输出到硬盘驱动器或电缆。
HS_IN
串行数据输入：
高速输入从一个硬盘驱动器或从电缆。
I- LVTTL
I- LVTTL
C
旁路输入：
对于“盘绕过”模式，连接BYPASS [N ] - 与GND之间
1kΩ电阻。对于“磁盘循环”模式，浮高。
参考时钟：
使用频率捕获用户提供的参考时钟
在时钟和数据恢复（ CDR ）电路。
环路滤波电容：
环路滤波电容的内部时钟和数据
恢复（CDR）电路，必须在整个CPLL1和CPLL0引脚相连。
推荐值为0.1
µF.
数据有效：
表明光纤通道合上FM_NODE数据[ N]
±
输入
当HIGH 。表示无论是运行长度违规或没有逗号检测到的错误
当低。
数据有效模式：
为了让数据有效的检测，漂浮MODE_DV高。
另外，通过1 kΩ电阻连接到GND 。
振幅有效：
表示接受的信号振幅上的FM_NODE [n]的±
输入。
如果（ FM_NODE [n]的+ - FM_NODE [n]的 - ） > = 400毫伏峰对峰
FM_NODE [0] _AV = 1
如果400毫伏> （ FM_NODE [N ] + - FM_NODE [N ] - ） > 100毫伏，
FM_NODE [0] _AV =未定义
如果为100mV > = （ FM_NODE [n]的+ - FM_NODE [n]的 - ） ， FM_NODE [0] _AV = 0
地面：
通常为0 V.参见图13推荐的电源滤波。
O型LVTTL
MODE_DV
FM_NODE[0]_AV
11
16
I- LVTTL
O型LVTTL
GND
06
07
18
19
15
S
V
CC
A
S
模拟电源：
通常3.3 V.用于提供一个清洁电源到
时钟和数据恢复（ CDR ）电路。参见图13电源推荐
供应网络滤波。
高速供应：
一般情况下3.3 V.高速输出仅用于
（ TO_NODE [ n]）的。参见图13推荐的电源滤波。
逻辑电源：
一般情况下3.3 V.用于内部逻辑。见图13
推荐电源滤波。
V
CC
HS[0]
V
CC
HS[1]
V
CC
22
03
10
S
S
S
7
AGILENT [ AGILENT TECHNOLOGIES, LTD. ]
