4
表3.引脚
引脚名称
TO_NODE[0]+
TO_NODE[0]–
FM_NODE[1]+
FM_NODE[1]–
TO_NODE[1]+
TO_NODE[1]–
FM_NODE[0]+
FM_NODE[0]–
BYPASS[1]–
BYPASS[0]–
REFCLK
CPLL1
CPLL0
SD[1]
SD[0]
针
20
21
02
01
05
04
23
24
08
17
14
12
13
09
16
PIN TYPE
引脚说明
O型PECL在CDR在入境的配置，该引脚为串行输出
（ TO_LOOP +）。在其他配置中，该引脚被连接到硬盘上。
O型PECL在CDR在入境的配置，该引脚为串行输出
（ TO_LOOP- ） 。在其他配置中，该引脚被连接到硬盘上。
从收发器IC I- PECL输入到单元1 。
从收发器IC I- PECL输入到单元1 。
O型PECL输出到收发器IC ，从细胞1 。
O型PECL输出到收发器IC ，从细胞1 。
I- PECL在CDR在入境的配置，该引脚为串行输入
（ FM_LOOP +）。在其他配置中，该引脚被连接到硬盘上。
I- PECL在CDR在入境的配置，该引脚为串行输入
（ FM_LOOP- ） 。在其他配置中，该引脚被连接到硬盘上。
I- LVTTL旁路引脚单元格1.在CDR在出口结构中，浮到其他高
地面通过一个1 kΩ电阻连接。
I- LVTTL旁路引脚细胞0。 CDR在出口结构中，浮到其他高
地面通过一个1 kΩ电阻连接。
I- LVTTL参考时钟输入的时钟和数据恢复（ CDR ）电路。
C
PLL帽针。连接到引脚13与0.1微法拉电容。
C
PLL帽针。连接到引脚12与0.1微法拉电容。
O型LVTTL信号通过包络检测检测方法。在CDR在入境和出境处
的情况下，分别检测到输入的有线电视信号。高电平时，
信号被检测到。
如果（ FM_NODE [0] + -FM_NODE [0] - ） > = 400毫伏峰对峰的，标准差= 1
如果为400mV > = （ FM_NODE [0] + -FM_NODE [0] - ） > = 100毫伏，
SD =不可预知
如果为100mV > = （ FM_NODE [0] + -FM_NODE [0] - ） ，标准差= 0
S
6 ， 7 ， 11 ， 18 ， 19接地引脚。
S
模拟电源引脚。
S
小区1高速输出引脚供电。
S
细胞0高速输出引脚供电。
S
逻辑电源引脚。
GND
V
CC
A
V
CC
HS
V
CC
15
03
22
10
AGILENT [ AGILENT TECHNOLOGIES, LTD. ]
