应用信息
耗电量
本HCPL- 90xx和HCPL- 09xx
CMOS数字隔离器实现
从低功率消耗
方式，通过他们传递
跨越隔离屏障的数据。通过
检测的边缘过渡
输入逻辑信号和反对
verting给较窄的电流
脉冲，以驱动所述隔离
屏障，隔离，然后锁定
在输出与输入的逻辑状态
锁存器。由于电流脉冲
很窄，约2.5纳秒宽，
功耗indepen-
的标记 - 空比率凹痕和
仅仅依赖于频率。
近似电源
目前每通道为：
我（输入） = 40 （F / f最大） （1/4）毫安
其中f =工作频率，
的fmax = 50兆赫。
在启动信号状态，并
关闭
为了降低功耗，
的输入信号的信道
HCPL- 90xx和HCPL- 09xx的
数字隔离器differenti-
ated ，然后锁定在
隔离输出端
屏障来重建信号。
这可能导致一个歧义
OU的输出状态取决于
电，关断和功率
损失测序。因此，该
设计者应考虑
列入一个初始化
信号在该启动电路。
旁路和PC板布局
本HCPL- 90xx和HCPL- 09xx
数字隔离器非常
易于使用。无需外部接口
电路是必需的，因为
隔离器采用高速CMOS IC
技术，使CMOS逻辑
被直接连接到
输入和输出。如图
图1中，仅外部
需要适当的组件
操作是两个47 nF的陶瓷
电容去耦的
电源供应器。对于每一个电容
器之间的走线总长
所述电容器和所述两端
电源引脚不应
超过20毫米。图2示出
推荐的印刷电路
为HCPL -9000电路板布局
或HCPL -0900 。用于在数据传输速率
多余的10MBd的，利用地面
飞机为GND
1
和GND
2
is
强烈推荐。
V
DD1
C1
IN
1
1
HCPL-9000
or
HCPL-0900
8
C2
7
6
5
GND
2
V
OE
V
DD2
2
NC 3
GND
1
4
OUT
1
注意：
C1，C2 = 47 nF的陶瓷电容
功能框图单通道HCPL -0900或HCPL -0900的图1 。
V
DD1
HCPL-9000
or
HCPL-0900
V
DD2
V
OE
C2
OUT
1
GND
2
IN
1
C1
GND
1
图2.推荐印刷电路板布局。
10
AGILENT [ AGILENT TECHNOLOGIES, LTD. ]
