CA16型2.5 Gb / s的DWDM与转发
16通道155 Mb / s的复用器/解复用器
高级数据表
2001年3月
引脚说明
（续）
表2. CA16型转发器输入引脚说明
引脚名称
TXD [ 0:15 ] P
TXD [ 0:15 ] n的
引脚说明
16位差分LVPECL输入并行数据总线。
TxD15P / N是最显著位
输入单词并在第一位串行化。 TxD00P / N是输入字的最低显著位和
是最后一个比特序列。的TxD [ ○时15分] P / N进行采样的PIC的上升沿
LK
.
PIC
LK
P
差分LVPECL并行输入时钟。
155 MHz的标称占空比为50％的输入时钟
PIC
LK
N
其中TXD [ 0:15 ] P / N对齐。 PIC的上升沿
LK
转上16的TxD输入数据
到并行 - 串行转换器的保持寄存器中。
TXR
EF
C
LK
P
差分LVPECL低抖动155.520 MHz输入参考时钟。
这个输入被用作
TXR
EF
C
LK
N个参考内部时钟的频率合成器，它产生的2.5GHz的位速率时钟
用于移动数据从并行到串行转换器，并且还为字节速率时钟，这
从输入保持寄存器中的16位并行输入数据传送到并行到串行移位
注册。输入在内部终止与偏见。见时机接口， 18页的讨论。
TXDIS
发射器禁止输入。
该输入引脚上的逻辑高电平关断发射机的激光，使
没有光输出。
WS
波长选择。
当该输入是一个逻辑0或悬空，输出波长将是
标称波长（在25℃ ） ;当它是一个逻辑1时，波长将大约增加
0.8海里（ 100 GHz的频率降低） 。
DLOOP
诊断环回使能（ LVTTL ） 。
当D
环
输入为低时， 2.5比特/ s的串行数据
从并行到串行转换器的流被回内部的串行 - 并行CON-
变频器以及内部产生的位同步串行时钟。接收到的串行数据
从光接收器路径被禁用。
LLOOP
线路环回使能（ LVTTL ） 。
当L
环
低， 2.5 Gb / s的串行数据，并回收
从光接收器时钟被环直接返回到光发射器。复用
从并行到串行转换器的串行数据被忽略。
PHINIT
初始化阶段（单端LVPECL ）
这个输入被用于对准内部弹性存储器
（先进先出） 。在PHINIT将重新调整内部定时的上升沿（见FIFO的讨论，第12页
和18）。
FRAMEn
*
帧使能输入（ LVTTL ） 。
使帧检测电路来检测A1，A2字节对齐
换货并锁定到一个单词边界。该CA16应答将继续进行帧一次采集
只要FRAMEN是高举习得。当此输入为低时，帧检测电路是
禁用。帧检测过程由上升超出帧的脉冲的上升沿启动。
*
OOF
出帧（ LVTTL ） 。
这个输入指示器通常由外部的SONET生成/ SDH的过
响应头监视器电路的状态下所接收的的帧边界
SONET / SDH信号是未知的，即系统复位或同步丢失之后。上升
在OOF输入的边缘启动帧检测功能，如果FRAMEN高。在FP输出
变为高电平时所述帧边界的输入串行数据流中从opti-检测
校准接收器。
RESET
主复位（ LVTTL ） 。
复位输入的多路复用器和多路分解器。在此输入一个逻辑低电平
清除所有缓存和寄存器。在复位期间， POC
LK
和PC
LK
不切换。
*冷却的转发器的未来版本将不支持帧检测功能。
10
杰尔系统公司
AGERE [ AGERE SYSTEMS ]
