1345型接收器，具有
时钟恢复和数据重定时
数据表
2000年1月
应用信息
在1345接收器是一个高度敏感的光纤
接收器。虽然数据输出为数字逻辑列弗
ELS （ PECL ） ，该设备应该被看作是一个模拟
日志组件。当铺设了印刷电路
电路板（ PWB ） ，在1345接收机应给予
同一类型的考虑之一，会给一个敏感
略去模拟分量。
在最低限度，双面印刷电路板与
下方的一个大型组件侧接地平面
接收机必须使用。在应用中，包括
许多其它高速设备，多层印刷电路板的
强烈推荐。这使得安置
电源线和地线连接在单独的层，
这有助于最大限度地减少不必要的信号耦合
噪声进入接收器的电源。
数据和标志输出
在1345接收的数据和时钟输出
通过开放的发射极NPN晶体管具有一个驱动
约7输出阻抗
Ω.
每路输出
可提供约50 mA（最大值）输出电流
租。由于ECL输出的高开关速度，
传输线的设计必须采用互连
组件。为了确保最佳的信号保真度，无论是
数据输出（ DATA和DATA）和时钟输出
（时钟和时钟）应相同终止。
连接的数据和时钟输出信号线
到下一个设备应该是相等的长度，并应
有阻抗匹配。
受控阻抗带状线或微带construc-
化，必须在为了不降低质量的可用于
的信号到下一个组件，并尽量减少
反射回接收器。过度振荡，由于
而造成不当的终止信号反射
线难以使该组件的接收
这些信号，以破译适当逻辑电平并
可能会导致转换发生在那里没有一个是
意。此外，通过减少高频振荡
由于由设计不当的反射和
端的信号线，可能的EMI问题可以
避免使用。在西格尼蒂克™的应用程序的部分
ECL 10K / 100K数据手册
或国家Semicon-
导体
®
ECL逻辑数据手册和设计指南
亲
韦迪在ECL接口出色的设计信息。
在OC - 3 / STM- 1的旗帜和标志输出
155 Mb / s的接收器和所述OC -12 / STM-4 622兆比特/秒
接收器是5 V TTL逻辑电平兼容。旗
输出由比较器集成电路直接提供。然而
以往，标志输出与FLAG输出导出
通过反相器。过载标志的输出
放会导致FLAG输出故障。
布局的注意事项
光纤接收器采用了非常高的增益，宽
带宽跨阻放大器。该放大器
检测和放大那些只有几十Na的信号
幅度。任何不需要的信号电流的夫妇
入接收电路引起的降低
接收机的灵敏度，也可以降低perfor-
曼斯信号（标志）电路的接收器的损耗。对
最大限度地减少不必要的噪声耦合到
接收机中，航线高层，高速的信号，例如
发射器的输入和时钟线远possi-
从接收器销竹叶提取。如果这是不可能的，那么
在印刷电路板布局工程师应该考虑交织
在地面的痕迹接收信号和标志的痕迹
命令，以提供所需的隔离。
噪声耦合到通过电源接收器
电源引脚也可以降低设备的性能。该
应用原理图，图2-3显示recom-
谁料电源滤波，有助于最大限度地减少
噪声耦合到接收器。旁路电容
应该是额定RF高品质的陶瓷器件
应用程序。他们应该是表面贴装康波
堂费置于尽可能接近到接收功率
电源引脚。铁氧体磁珠应该有尽可能高的
阻抗尽可能的频率范围是
最有可能引起问题。这将改变每个
应用和依赖于信令frequen-
资本投资者入境计划目前应用电路卡上。 Surface-
坐骑，高阻抗珠可从sev-
ERAL厂家。
推荐用户界面
在1345接收器被设计成从一个操作
5 V电源，并提供提升或伪ECL
（ PECL ）数据输出。图2和图3示出了两个possi-
对于1345接收机均衡器应用电路。图2
代表一个PECL兼容接口的应用程序
面，而图3示出了可能的应用的
交流耦合， ECL兼容接口。在这两种
情况下，所述数据输出端部带
戴维南等效电路，它提供了等价
借出的50
Ω
负载端接（V
CC
- 2 V ） 。单一
50
Ω
电阻端接至（Ⅴ
CC
- 2 V）也可以是
使用，但是这需要一个第二电源。其他
终止ECL型输出的方法是解散
倔强在前面提到的参考文献。
杰尔系统公司
4
AGERE [ AGERE SYSTEMS ]
