通常是7.5伏P-P在A点
(参见图5)。当两个数据
和数据输入保持低电平或
高,
该
发射机
产量
变为高阻抗,并
从行“删除” 。此外,
压倒一切“ INHIBIT"输入
提供了用于去除所述
从该线路发射器输出。一
逻辑“1”信号施加到
“抑制”的优先级高于
的数据输入状态和
禁止发送器(见
发射机
逻辑
波形,
图1)。发射器可以是
安全运行无限期
期间与总线( A点)的简称
短路,在100 %的占空比。
接收器:
接收器部分接受
在二相的差分数据
输入并产生两个TTL信号
在输出上。在输出数据
和数据,并且表示正
和消极的游览
超出预先确定的阈值
(见接收器逻辑波形,
图2)。
预先设定的阈值内
将检测数据总线信号,点
A图5 ,超过1.20伏特
P- P和拒绝的信号小于
具有使用时0.6伏特的P-P
变压器(参见图5
变压器的数据和典型
连接) 。
在RX频闪低的水平
输入抑制DATA
和
数据输出。如果不用, 2K
拉至5伏特
is
推荐使用。
图1 - 变送器逻辑波形理想化
DATA IN
DATA IN
抑制
线对线
产量
注意:
数据和数据的输入必须是互补波形,或50 %的占空比平均水平,它们之间没有延迟,
且必须在过程中关闭时间(高或低)相同的状态。
图2 - 接收器逻辑波形理想化( ACT4423 )
线对线
输入
频闪
数据输出
数据输出
注意重叠
艾法斯电路技术
2
SCD4423 REV B 99年6月3日纽约州Plainview的( 516 ) 694-6700