ACT5230
32位超标量微处理器
特点
s
s
全军事化QED RM5230微处理器
双发射超标量微处理器 - 可以发出1
每个周期的整数和一个浮点指令
133和150 MHz的工作频率 - 咨询
本厂最新速度
q
228 Dhrystone2.1 MIPS
q
SPECInt95 4.2 SPECfp95 4.5
q
100,
s
高性能浮点单元
q
单身
循环重复率常见的单精度
操作和一些双精度运算
q
两个周期重复率双精度乘法和
双精度结合乘加运算
单周期重复率的单精度相结合
q
乘加操作
s
s
系统接口optomized的嵌入式
应用
q
32-bit
MIPS IV指令集
q
漂浮的
系统接口降低高达总系统成本
87.5 MHz的工作频率
q
高性能写协议未缓存的最大化
写入带宽
q
运行在处理器时钟除数2至8
q
5V容限I / O的
q
IEEE 1149.1 JTAG边界扫描
s
点乘加指令增加
在信号处理和图形性能
应用
q
有条件的举措来减少分支频率
q
索引寻址模式（寄存器+寄存器）
s
嵌入式应用增强功能
q
专
集成的片上高速缓存
指令 - 2路组相联
q
16KB数据 - 2路组相联
q
事实上，索引，物理标记
q
回写式和直写在每页的基础
q
年初重启对数据高速缓存未命中
q
16KB
s
DSP整数乘法累加指令
3操作数乘法指令
q
I和D高速缓存锁定了一套
q
对于中断可选专用的异常向量
全静态CMOS设计，具有掉电逻辑
待机功率降低模式WAIT指令
2.5瓦典型的有小于70 mA待机电流
q
128针的Power Quad -4封装（ F22 ）
为向厂家咨询
包装CON组fi guration
q
s
s
集成的内存管理单元
q
十分
q
48
联想联合TLB （由I和D的翻译共享）
双项映射96页
q
可变页面大小（ 4KB到16MB的4倍递增）
框图
数据集
存储缓冲器
锁相环
指令集
数据标签的
DTLB物理
数据标签B
指令选择
SYS AD
整数指令寄存器
写缓冲器
读缓冲器
数据集B
指示标记B
DBUS
FPIBus
控制
标签
浮点数
注册网络文件
浮点控制
解包/包装机
奥克斯标签
负载定位仪
联合TLB
整数寄存器文件
整数/地址加法器
整数控制
协处理器0
DVA
系统/内存
控制
IVA
数据TLB虚拟
IntIBus
地址缓冲器
指令标签的
ITLB物理
指令集B
FP指令寄存器
浮点数
MADD ， ADD，SUB ， CVT
DIV ，开方
移位/存储定位仪
逻辑单元
安博
PC增量
科加法
指令TLB虚拟
整数乘法，除法
程序计数器
初步
eroflex电路技术 - RISC TurboEngines对于未来© SCD5230 REV 1 98年12月22日
AEROFLEX [ AEROFLEX CIRCUIT TECHNOLOGY ]
