欢迎访问ic37.com |
会员登录 免费注册
发布采购

8Q1024K8SRAM 参数 Datasheet PDF下载

8Q1024K8SRAM图片预览
型号: 8Q1024K8SRAM
PDF下载: 下载PDF文件 查看货源
内容描述: 高性能1M字节( 8Mbit的) CMOS静态RAM [high-performance 1M byte (8Mbit) CMOS static RAM]
分类和应用:
文件页数/大小: 15 页 / 239 K
品牌: AEROFLEX [ AEROFLEX CIRCUIT TECHNOLOGY ]
 浏览型号8Q1024K8SRAM的Datasheet PDF文件第5页浏览型号8Q1024K8SRAM的Datasheet PDF文件第6页浏览型号8Q1024K8SRAM的Datasheet PDF文件第7页浏览型号8Q1024K8SRAM的Datasheet PDF文件第8页浏览型号8Q1024K8SRAM的Datasheet PDF文件第10页浏览型号8Q1024K8SRAM的Datasheet PDF文件第11页浏览型号8Q1024K8SRAM的Datasheet PDF文件第12页浏览型号8Q1024K8SRAM的Datasheet PDF文件第13页  
A(18:0)
t
AVAV
2
En
t
AVWH
t
ETWH
Wn
t
AVWL
Q(7:0)
t
WLQZ
D(7:0)
Assumptions:
1. G < V
IL
(max). If G > V
IH
(min) then Qn(8:0) will be
in three-state for the entire cycle.
2. G high for t
AVAV
cycle.
APPLIED DATA
t
WHWL
t
WHAX
t
WLWH
t
WHQX
t
DVWH
t
WHDX
Figure 5a . SRAM Write Cycle 1: Write Enable - Controlled Access
t
AVAV
3
A(18:0)
t
AVET
t
ETEF
t
EFAX
En
or
t
AVET
En
t
ETEF
t
WLEF
APPLIED DATA
t
EFAX
Wn
D(7:0)
t
WLQZ
Q(7:0)
t
DVEF
t
EFDX
Assumptions & Notes:
1. G < V
IL
(max). If G > V
IH
(min) then Q(7:0) will be in three-state for the entire cycle.
2. Either En scenario above can occur.
3. G high for t
AVAV
cycle.
Figure 5b. SRAM Write Cycle 2: Chip Enable - Controlled Access
9