ADV7175A/ADV7176A
3.3 V时序规范
参数
MPU端口
3, 4
SCLOCK频率
SCLOCK高脉冲宽度，T
1
SCLOCK低脉宽，T
2
保持时间（起始条件） ，T
3
建立时间（启动条件） ，T
4
数据建立时间，t
5
SDATA ， SCLOCK上升时间，t
6
SDATA ， SCLOCK下降时间，t
7
建立时间（停止条件） ，T
8
模拟输出
3, 5
模拟输出延迟
DAC模拟输出偏斜
时钟控制
和Pixel港
3, 4, 6, 7
F
时钟
时钟高电平时间，t
9
时钟低电平时间，t
10
数据建立时间，t
11
数据保持时间，t
12
控制设置时间，t
11
控制保持时间，t
12
数字输出访问时间，t
13
数字输出保持时间，t
14
流水线延迟，T
15
图文电视港口
3, 6, 8
数字输出访问时间吨
16
数据建立时间，t
17
数据保持时间，t
18
复位控制
3, 4
RESET
低电平时间
6
(V
AA
= 3.0 – 3.6 , V
REF
= 1.235 V R
SET
= 300
另有说明）。
1
。所有规格牛逼
民
给T
MAX2
除非
民
0
4.0
4.7
4.0
4.7
250
典型值
最大
100
单位
千赫
µs
µs
µs
µs
ns
µs
ns
µs
ns
ns
条件
在此之后将产生第一个时钟
重复启动条件
1
300
4.7
7
0
27
8
8
3.5
4
4
3
24
4
37
23
2
2
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
ns
ns
ns
笔记
1
最大/最小规格都保证在这个范围内。
2
温度范围T
民
给T
最大
: 0
o
C至+70
o
C.
3
TTL输入的值是0至3伏，与输入上升/下降时间
≤
3纳秒时，10 ％和90％点之间测量的。定时基准点的50％ ，用于输入和
输出。模拟输出负载
≤
10 pF的。
4
通过特性保证。
5
从时钟的上升沿到的满量程转换的50％点的50 ％点处测得的输出延迟。
6
设计特点。
7
像素端口包括以下内容：
像素输入：
P15–P0
像素控制：
HSYNC ，
FIELD / VSYNC ，
空白
时钟输入：
时钟
8
图文电视端口包括以下内容：
图文电视输出：
TTXREQ
图文电视输入：
TTX
特定网络阳离子如有更改，恕不另行通知。
版本B
–7–
AD [ ANALOG DEVICES ]
