ADV7125
引脚功能描述
引脚数
助记符
功能
地面上。所有GND引脚都必须连接。
红，绿，蓝像素数据输入（ TTL兼容） 。像素数据被锁存的上升沿
时钟。 R0， G0和B0是最低显著数据位。未使用的像素数据输入应
可连接到任何常规PCB电源或接地层。
复合空白控制输入（ TTL兼容） 。在这个控制输入逻辑0驱动
模拟输出， IOR ， IOB和IOG ，到消隐电平。该
空白
信号被锁存的
在时钟脉冲上升沿。而
空白
是逻辑零，则R0-R7 ， G0 -G7和B0 -B7像素
输入将被忽略。
复合同步控制输入（ TTL兼容） 。在逻辑零
SYNC
输入开关
掀起了40 IRE电流源。这是内部连接到IOG模拟输出。
SYNC
是否
没有覆盖任何其它控制或数据输入;因此，它应该仅在断言
消隐间隔。
SYNC
被锁存时钟的上升沿。如果同步信息没有
绿色通道需要的
SYNC
输入应连接到逻辑零。
模拟供电（ 5 V
±
5％）。所有V
AA
在ADV7125的引脚必须连接。
时钟输入（ TTL兼容） 。时钟的上升沿锁存R0-R7 ， G0 -G7 ， B0〜 B7，
SYNC ，
和
空白
像素和控制输入。它典型地是视频的像素时钟速率
系统。时钟应该由专用的TTL缓冲器驱动。
差分红色，绿色和蓝色电流输出（高阻抗电流源） 。这些
RGB视频输出被指定为直接驱动RS - 343A和RS - 170视频电平到双
终止75
Ω
负载。如果互补输出不是必需的，这些输出应该是
接地。
红色，绿色和蓝色电流输出。这些高阻抗电流源能够
直接驱动双端接75
Ω
同轴电缆。所有这三个电流输出应该有
类似的输出负载无论它们是否都被使用。
补偿引脚。这是一个补偿引脚的内部参考放大器。 A 0.1
µF
陶瓷电容必须连接COMP和V之间
AA
.
参考电压输入或DAC的输出参考电压（ 1.235 V）
电阻（R
SET
）连接在这个引脚之间和GND控制满刻度的大小
视频信号。注意， IRE的关系得以维持，而不管满刻度输出的
电流。 R之间的关系
SET
和IOG满量程输出电流（假设我
SYNC
连接到IOG ）由下式给出：
R
SET
(
Ω
)
=
11, 445
×
V
REF
(
V
)
/
IOG
(
mA
)
R之间的关系
SET
和IOR ， IOG ， IOB和满量程输出电流由下式给出：
IOG
(
mA
)
=
11, 444.8
×
V
REF
(
V
)
/
R
SET
(
Ω
)(
SYNC被断言
)
IOR
,
IOB
(
mA
)
=
7, 989.6
×
V
REF
(
V
)
/
R
SET
(
Ω
)
根据上面的公式IOG将是一样的对IOR和IOB时
SYNC
不被使用，
即，
SYNC
永久接为低电平。
1，2， 14，15， 25 ，GND
26, 39, 40
3–10,
16–23,
41–48
11
G0–G7,
B0–B7,
R0–R7
空白
12
SYNC
13, 29, 30
24
V
AA
时钟
27, 31, 33
IOR ， IOG ， IOB
28, 32, 34
IOR ， IOG ， IOB
35
36
37
COMP
V
REF
R
SET
38
PSAVE
节电控制引脚。减少的功耗是可在ADV7125若这
销是有效的。
第0版
–7–
AD [ ANALOG DEVICES ]
