ADV7125
引脚配置和功能描述
48
47
46
45
44
43
42
41
40
39
38
37
R7
R6
R5
R4
R3
R2
R1
R0
GND
GND
PSAVE
R
SET
GND
GND
1
2
销1
指标
笔记
1.本LFCSP_VQ HAS具有裸露焊盘，必须
连接到GND 。
表6.引脚功能描述
引脚数
1, 2, 14, 15, 25,
26, 39, 40
3至10 ，16至
23日， 41〜 48
11
助记符
GND
G0至G7 ，
B0到B7 ，
R0至R7
空白
描述
地面上。所有GND引脚都必须连接。
红，绿，蓝像素数据输入（ TTL兼容） 。像素数据被锁存的上升沿
CLOCK 。 R0， G0和B0是最低显著数据位。未使用的像素数据的输入应该是
连接到任何常规的印刷电路板（ PCB）的电源或接地层。
复合空白控制输入（ TTL兼容） 。在这个控制输入为逻辑0，使模拟
输出， IOR ， IOB和IOG ，到消隐电平。多色信号被锁存的上升沿
CLOCK 。当BLANK为逻辑0时， R0到R7 ， G0至G7和B0到B7像素的输入将被忽略。
复合同步控制输入（ TTL兼容） 。在SYNC输入的逻辑0关闭一个
40 IRE的电流源。这是内部连接到IOG模拟输出。 SYNC不会覆盖
任何其它的控制或数据输入;因此，它应该仅在消隐间隔期间有效。
SYNC被锁存时钟的上升沿。如果未在绿色通道需要的同步信息，
SYNC输入应连接到逻辑0 。
模拟电源（5V ± 5 ％ ） 。所有V
AA
在ADV7125的引脚必须连接。
时钟输入（ TTL兼容） 。时钟的上升沿锁存R0至R7 ， G0至G7 ，B0至B7 ，SYNC
和BLANK像素和控制输入。它通常是视频系统的像素时钟速率。时钟
应通过一个专用的TTL缓冲器驱动。
差分红色，绿色和蓝色电流输出（高阻抗电流源） 。这些RGB视频
输出指定的直接驱动RS - 343A和RS - 170视频电平为双端75 Ω
负载。如果互补输出不是必需的，这些输出应连接到地。
红色，绿色和蓝色电流输出。这些高阻抗电流源是能够直接的
驾驶双端接75 Ω同轴电缆。所有这三个电流输出应该也有类似的输出
载荷无论它们是否都被使用。
补偿引脚。这是一个补偿引脚的内部参考放大器。 0.1μF的陶瓷
电容必须连接COMP和V之间
AA
.
参考电压输入或DAC的输出参考电压（ 1.235 V） 。
12
SYNC
13, 29, 30
24
V
AA
时钟
33, 31, 27
IOR ， IOG ， IOB
34, 32, 28
IOR ， IOG ， IOB
35
36
COMP
V
REF
V
AA
GND
GND
B0
B1
B2
B3
B4
B5
B6
B7
时钟
13
14
15
16
17
18
19
20
21
22
23
24
图3.引脚配置
版本C |第8页16
03097-003
G0 3
G1 4
G2 5
G3 6
G4 7
G5 8
G6 9
G7 10
BLANK 11
SYNC 12
ADV7125
顶视图
（不按比例）
36
35
34
33
32
31
30
29
28
27
26
25
V
REF
COMP
IOR
IOR
IOG
IOG
V
AA
V
AA
IOB
IOB
GND
GND
AD [ ANALOG DEVICES ]
