ADV7125
表7.典型的视频输出真值表（R
SET
= 530 Ω, R
负载
= 37.5 Ω)
视频输出电平
白电平
视频
视频为空白
黑电平
BLACK到空白
消隐电平
同步电平
IOG （毫安）
26.0
视频+ 7.2
视频
7.2
0
7.2
0
IOG （毫安）
0
18.67 - 视频
18.67 - 视频
18.67
18.67
18.67
18.67
IOR / IOB （MA ）
18.67
视频
视频
0
0
0
0
IOR / IOB （MA ）
0
18.67 - 视频
18.67 - 视频
18.67
18.67
18.67
18.67
SYNC
1
1
0
1
0
1
0
空白
1
1
1
1
1
0
0
DAC输入数据
0xFFH
数据
数据
0x00H
0x00H
0xXXH （不关心）
0xXXH （不关心）
视频同步和控制
该ADV7125具有一个复合同步（ SYNC ）输入
控制权。许多图形处理器和CRT控制器具有
能力，以产生的水平同步（HSYNC ） ，垂直同步
（ VSYNC ） ，以及复合同步。
在一个图形系统，它不会自动生成一
复合同步信号，包含了一些额外的逻辑
电路实现的复合同步信号的生成。
同步电流从内部直接连接到IOG
输出，从而编码视频同步信息到
绿色视频通道。如果它以同步编码，不需要
信息上的ADV7125 ， SYNC输入要绑
为逻辑低电平。
低干扰。板载运算放大器稳定
对温度和电源满量程输出电流
的变化。
模拟输出
该ADV7125具有三个模拟输出，对应于
红，绿，蓝视频信号。
该ADV7125的红色，绿色和蓝色模拟输出
高阻抗的电流源。这三个RGB中的每一个
电流输出能够直接驱动37.5 Ω负载，如
作为双端接75 Ω同轴电缆。图6示出了
对于每个RGB这三种输出所需的配置
连接成一个双端75 Ω负载。这样的安排
发展跨越75 Ω RS - 343A视频输出电平
监视。
驱动的RS - 170视频电平为75 Ω的建议的方法
监视器显示在图7中输出的电流电平
DAC的保持不变，但在源端接电阻
Z
S
，在每一三个DAC的是从75 Ω升至150 Ω 。
IOR ， IOG ， IOB
数模转换器
Z
S
= 75Ω
（消息来源
终端）
（ CABLE ）
Z
L
= 75Ω
（ MONITOR ）
Z
0
= 75Ω
参考输入
该ADV7125包含一个板载电压基准。在V
REF
引脚应连接，如图10 。
的电阻，R
SET
连接在所述R的
SET
引脚与GND ，
根据输出视频电平的幅度来确定
公式1和公式2为ADV7125 。
IOG
（毫安）= 11,444.8 ×
V
REF
（Ⅴ） / R
SET
(Ω)
IOR ， IOB
（毫安）= 7989.6 ×
V
REF
（Ⅴ） / R
SET
(Ω)
(1)
(2)
公式1适用于ADV7125只有当SYNC为被
使用。如果SYNC不被编码到绿色通道，
式（1）类似的等式2 。
使用R的变量的值
SET
允许的精确调整
模拟输出的视频电平。使用固定的560 Ω的R
SET
电阻器
产生在规格部分引用的模拟输出电平。
这些值通常对应于RS -343A视频波形
形式的值，如图5 。
终止重复三次
红色，绿色和蓝色的DAC
图6.模拟输出端子为RS - 343A
IOR ， IOG ， IOB
数模转换器
Z
S
= 150Ω
（消息来源
终端）
（ CABLE ）
Z
L
= 75Ω
（ MONITOR ）
Z
0
= 75Ω
该ADV7125包含三个匹配的8位DAC 。这些DAC
使用的是先进的，高速的设计，分段architec-
真实存在。对应于每一个数字输入的比特流是
路由到模拟输出（位= 1）或GND （比特= 0）
通过一个复杂的解码方案。因为这一切的电路
是在一个单片器件，所述三个DAC之间的匹配
被最优化。以及匹配，利用相同的电流
在单片设计保证单调性的来源和
终止重复三次
红色，绿色和蓝色的DAC
图7.模拟输出端子为RS - 170
对于负载端的更详细的信息
各种输出配置，包括RS- 343A和RS- 170 ，
在AN- 205应用笔记用，
视频格式和
所需的负载端，
可从ADI公司在
版本C |第12页16
03097-007
数模转换器
03097-006
AD [ ANALOG DEVICES ]
