ADSP-BF531/ADSP-BF532/ADSP-BF533
Blackfin处理器内核
如图
Blackfin处理器内核
包含2个16位乘法器， 2个40位累加器， 2
40位ALU，4个视频ALU和1个40位移位器。该compu-
塔季翁单元处理8位， 16位，或32位的数据
寄存器文件。
计算寄存器文件包含8个32位寄存器。当
在16位操作数数据进行计算操作，
注册文件运行16个独立的16位寄存器。所有
操作数计算业务都来自多
寄存器和指令常量域。
每个MAC可以在每一乘法执行16位乘16位的
周期，积累的结果到40位累加器。
符号和无符号的格式，舍入和饱和度
支持。
该ALU的执行传统的一套算术和逻辑的
操作上的16位或32位数据。此外，许多特殊
说明被包括以加速各种信号处理
任务。这些措施包括位操作，如现场提取物和
人口数，模2
32
乘，除原语，饱和
理性与舍入和签/指数检测。该组
视频指令包括字节对齐和包装操作
系统蒸发散， 16位和8位截断加， 8位的平均
操作，以及8位的减法/绝对值/累加（SAA）
操作。还提供了比较/选择和矢量
搜索指令。
对于某些指令，两个16位的ALU操作可以是per-
对寄存器对（ 16位半高，同时形成
16位的运算寄存器低一半） 。四核16位操作
是可能使用第二个ALU 。
在40位移位器可以执行移位和旋转，并用于
准化，提取和存储等
指令。
该程序控制器控制指令流execu-
化，包括指令对齐和解码。为
程序流控制，音序器支持相对于PC和
间接条件跳转（支持静态分支预测） ，以及
子程序调用。硬件提供支持零过
头循环。该结构是完全互锁的，这意味着
在执行时，程序员不需要管理管道
与数据相关性的说明。
地址运算单元提供了两个地址simulta-
进行双存取的内存。它包含一个多端口
寄存器文件构成的四组32比特的索引，修改
长度和基址寄存器（用于循环缓冲） ，和八
另外的32位指针寄存器（用于C风格的索引堆栈
操作） 。
Blackfin处理器支持改进的哈佛结构
组合和分级的存储器结构。电平1 （L1）的
记忆是指那些通常在全速运转
速度很少或根本没有延迟。在L1级，指令
内存只存放指令。这两个数据存储器存放
数据，一个专用的临时数据存储器存放堆栈和
局部变量的信息。
另外，多个L1存储器块被设置，提供一个
SRAM和缓存的配置组合。内存管理
精神疾病单元（MMU）提供单独的存储器保护
任务可被操作上的核心，并且可以保护系统
免于意外的存取寄存器。
该架构提供了操作三种模式：用户模式，
监控模式和仿真模式。用户模式有
对某些系统资源受限制的访问，从而提供了一种
受保护的软件环境，而管理员模式
不受限制地访问系统和核心资源。
Blackfin处理器的指令集进行了优化，使
该16位的操作码表示的最频繁使用的指令
系统蒸发散，导致优秀的编译后的代码密度。复
DSP指令被编码成32位的操作码，代表
功能齐全的多功能指令。 Blackfin处理器
支持有限的并发能力，在32位指令
灰可以并行使用两个16位指令来发出
允许程序员使用许多核心资源在
单指令周期。
Blackfin处理器汇编语言使用的代数同步
税务易于编程和可读性。该体系结构已
结合使用与C / C ++编译器的优化，
从而快速，高效的软件实现。
内存架构
在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器查看
内存作为一个统一的4G字节的地址空间，使用32位
地址。所有的资源，包括内部存储器，外部
内存和I / O控制寄存器，都占据了单独的章节
这个共同的地址空间。这样做的部分记忆
地址空间中被排列为分层结构，以提供
一些非常快速，低延迟的一个良好的成本/性能平衡
片上存储器作为高速缓存或SRAM ，和更大，成本更低和
性能的片外存储器的系统。看
和
L1存储器系统是主要的最高性能
内存可用于Blackfin处理器。离片MEM-
储器系统中，通过外部总线接口单元访问
（ EBIU ） ，提供扩展带SDRAM ，闪存，和
SRAM ，可选择访问高达132M字节
物理内存。
该存储器的DMA控制器提供高带宽的数据 -
运动能力。它可以执行的代码块传输或
内部存储器和外部之间的数据
存储空间。
内部（片）内存
在ADSP - BF531 / ADSP - BF532 / ADSP- BF533处理器
片上存储器三个街区，提供高带宽
接入到核心。
第一是L1指令存储器，包括高达
80K字节的SRAM ，它的16K字节可被配置为
4路组相联高速缓存。该内存在全访问
处理器速度。
修订版E |
第4页60 |
2007年7月
AD [ ANALOG DEVICES ]
