欢迎访问ic37.com |
会员登录 免费注册
发布采购

ADSP-BF531WBBZ-4A 参数 Datasheet PDF下载

ADSP-BF531WBBZ-4A图片预览
型号: ADSP-BF531WBBZ-4A
PDF下载: 下载PDF文件 查看货源
内容描述: Blackfin嵌入式处理器 [Blackfin Embedded Processor]
分类和应用:
文件页数/大小: 60 页 / 3025 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第1页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第2页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第3页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第4页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第6页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第7页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第8页浏览型号ADSP-BF531WBBZ-4A的Datasheet PDF文件第9页  
ADSP-BF531/ADSP-BF532
人口数,模2
32
乘,除原语,饱和
理性与舍入和签/指数检测。该组
视频指令包括字节对齐和包装操作
系统蒸发散, 16位和8位截断加, 8位的平均
操作,以及8位的减法/绝对值/累加(SAA)
操作。还提供了比较/选择和矢量
搜索指令。
对于某些指令,两个16位的ALU操作可以是per-
对寄存器对( 16位半高,同时形成
16位的运算寄存器低一半) 。还通过使用所述第二
ALU ,四个16位操作是可能的。
在40位移位器可以执行移位和旋转,并用于
准化,提取和存储等
指令。
该程序控制器控制指令流execu-
化,包括指令对齐和解码。为
程序流控制,音序器支持相对于PC和
间接条件跳转(支持静态分支预测) ,以及
子程序调用。硬件提供支持零过
头循环。该结构是完全互锁的,这意味着
在执行时,程序员不需要管理管道
与数据相关性的说明。
地址运算单元提供了两个地址simulta-
进行双存取的内存。它包含一个多端口
寄存器文件构成的四组32比特的索引,修改
长度和基址寄存器(用于循环缓冲) ,和八
另外的32位指针寄存器(用于C风格的索引堆栈
操作) 。
Blackfin处理器支持改进的哈佛结构
组合和分级的存储器结构。电平1 (L1)的
记忆是指那些通常在全速运转
速度很少或根本没有延迟。在L1级,指令
内存只存放指令。这两个数据存储器存放
数据,一个专用的临时数据存储器存放堆栈和
局部变量的信息。
另外,多个L1存储器块被设置,提供一个
SRAM和缓存的配置组合。内存管理
精神疾病单元(MMU)提供单独的存储器保护
任务可被操作上的核心,并且可以保护系统
免于意外的存取寄存器。
该架构提供了操作三种模式:用户模式,
监控模式和仿真模式。用户模式有
对某些系统资源受限制的访问,从而提供了一种
受保护的软件环境,而管理员模式
不受限制地访问系统和核心资源。
Blackfin处理器的指令集进行了优化,使
该16位的操作码表示的最频繁使用的指令
系统蒸发散,导致优秀的编译后的代码密度。复
DSP指令被编码成32位的操作码,代表
功能齐全的多功能指令。 Blackfin处理器
支持有限的并发能力,在32位指令
灰可以并行使用两个16位指令来发出
允许程序员使用许多核心资源在
单指令周期。
Blackfin处理器汇编语言使用的代数同步
税务易于编程和可读性。该体系结构已
结合使用与C / C ++编译器的优化,
从而快速,高效的软件实现。
内存架构
在ADSP - BF531 / ADSP- BF532处理器将存储器作为
单个统一4G字节的地址空间,使用32位地址。所有
资源,包括内部存储器,外部存储器,并
I / O控制寄存器,占据这个共同的单独部分
地址空间。此地址空间的各部分存储器
布置在一个层次结构,以提供一个良好的成本/ per-
片上的一些非常快速,低延迟formance平衡
存储器作为高速缓存或SRAM ,和更大,成本更低和perfor-
曼斯片外存储器的系统。看
L1存储器系统是主要的最高性能
内存可用于Blackfin处理器。离片MEM-
储器系统中,通过外部总线接口单元访问
( EBIU ) ,提供扩展带SDRAM ,闪存,和
SRAM ,可选择访问高达132M字节
物理内存。
该存储器的DMA控制器提供高带宽的数据 -
运动能力。它可以执行的代码块传输或
内部存储器和外部之间的数据
存储空间。
内部(片)内存
在ADSP - BF531 / ADSP- BF532处理器有三个街区
片上存储器,提供到内核的高带宽连接。
第一是L1指令存储器,包括高达
48K字节的SRAM ,它的16K字节可被配置为
4路组相联高速缓存。该内存在全访问
处理器速度。
在第二片上存储器块是L1数据存储器,连续的
sisting的32K字节的一家银行。存储银行
配置,同时提供高速缓存和SRAM功能。这
内存块以全速度访问。
第三个内存块是4K字节的SRAM暂存其中
运行在相同的速度和L1存储器,但只可访问
作为数据SRAM ,并且可以不被配置为高速缓冲存储器。
外部(片外)存储器
外部总线接口可以与异步使用
设备,例如SRAM ,闪存, EEPROM ,ROM和I / O的
设备,以及同步装置,如SDRAM芯片。公交车
宽度总是16位。 A1是一个最小显著地址
16位的字。 8位外设应该得到解决,如果他们
分别为16位的设备,其中,只有低8位的数据
应该被使用。
在PC133兼容的SDRAM控制器可以被编程
SDRAM接口高达128M字节。 SDRAM的CON-
控制器允许一排是开放的每个内部SDRAM
银行,最多四个内部SDRAM的银行,提高整体
系统的性能。
修订版D |
第5页60 |
2006年8月