ADSP-2185
在ADSP- 2185使用输入时钟，其频率等于
一半的指令速率;一个16.67 MHz的输入时钟产生一个30纳秒
处理器周期（相当于33兆赫） 。通常情况下，
指令在单处理机周期执行。所有设备
定时是相对于所述内部指令时钟速率，这是
当启用时由CLKOUT信号指示。
由于ADSP- 2185包括一个片上振荡器电路，
外部晶体也可以使用。水晶应CON
已连接到CLKIN和XTAL引脚，与两个电容器
连接成如图3所示的电容值取决于
关于晶型的，应当由晶体制造指定
商。并联谐振，基频， microproces-
SOR -高档水晶应该被使用。
的时钟输出（ CLKOUT）信号由时处理产生的
SOR在处理器的周期率。这可以使能和
由SPORT0自动缓冲的CLKODIS位禁止
控制寄存器。
内存架构
在ADSP- 2185提供了各种存储器和外设
接口选项。关键的官能团是程序存储器，
数据存储器，字节的存储器和I / O 。
程序存储器
是一个24位宽的空间，用于存储两个
指令操作码和数据。在ADSP- 2185具有16K字
程序存储器RAM芯片上，并访问 - 的能力
荷兰国际集团最多使用两个8K外部存储器覆盖的空间
外部数据总线。两个指令的操作码和一个数据值
可以从片内程序存储器在一个周期内被读取。
数据存储器
是用于存储一个16位宽度的空间
数据变量和存储器映射控制寄存器。该
ADSP- 2185具有16K字的数据存储器RAM芯片，
由16352用户可访问的位置和32内存 -
映射寄存器。支撑也存在长达两个8K外部
通过外部数据总线存储器覆盖的空间。
字节的内存（内存满模式）
提供到接入
通过字节DMA（ BDMA ）端口8位宽的存储器空间。
该字节的存储器接口提供4 MB的
存储器通过利用8条数据线的额外的地址线。
这使BDMA端口的有效22位地址范围。上
电时，该DSP能够自动加载自举代码
字节的内存。
I / O空间（完全内存模式）
允许某些地区2048访问
的16比特宽的数据系统蒸发散。它的目的是用于串行通信
美食与并行外围设备，如数据转换器和
外部寄存器或锁存器。
程序存储器
CLKIN
XTAL
CLKOUT
DSP
图3.外部晶体连接
RESET
该
RESET
信号启动ADSP- 2185的主复位。
该
RESET
信号必须在上电时置位
序，以保证正确的初始化。
RESET
在初始
上电时必须保持足够长的时间以使内部时钟
为稳定。如果
RESET
激活后，电任何时候，
时钟继续运行，并且不需要稳定时间。
上电顺序是德网络定义为所需的总时间
晶体振荡电路的后一个有效V到稳定
DD
is
施加到所述处理器，并且用于内部锁相环
（PLL）锁定到所述特定频率的晶体。最少
2000 CLKIN周期确保了PLL已锁定，但不
不包括晶体振荡器的启动时间。在这
上电顺序的
RESET
信号应保持低电平。上
随后的复位，
RESET
信号必须满足微型
妈妈脉冲宽度规格，T
RSP
.
该
RESET
输入包含一些滞后;但是，如果你使用
一个RC电路产生的
RESET
信号，利用一个
外部施密特触发器建议。
主复位设置所有的内部堆栈指针为空
堆栈状态，屏蔽所有中断，并清除MSTAT
注册。当
RESET
被释放时，如果不存在未决的总线
请求和所述芯片被配置为引导，所述引导加载
序被执行。第一指令是从取出
芯片上一次引导加载程序存储器地址0x0000
完成。
在ADSP - 2185包含一个16K
×
24片内程序RAM 。
片上程序存储器被设计为允许最多两个
每个访问周期，使所有操作都可以在一个完整的
单周期。此外，在ADSP- 2185允许使用8K的
外部存储器覆盖。
的程序存储空间的组织是由控制
模式B引脚和PMOVLAY寄存器。正常情况下， ADSP-
2185配置了模式B = 0，程序存储器
组织成如图4所示。
程序存储器
地址
0x3FFF
内部8K
（ PMOVLAY = 0，
模式B = 0 ）
OR
外部8K
（ PMOVLAY = 1或2 ，
模式B = 0 ）
0x2000
0x1FFF
内部8K
0x0000
图4.程序存储器（模式B = 0 ）
有存取存储器16K字的内部时，
PMOVLAY寄存器被设置为0。当PMOVLAY设为某处
0以外的东西，外部访问发生在地址为0x2000
通过到0x3FFF 。产生如图所示的外部地址
表II中。
第0版
–7–
AD [ ANALOG DEVICES ]
