ADSP-2183
除了地址和数据总线，用于外部存储器
连接时， ADSP- 2183具有16位内部DMA端口
（ IDMA端口），用于连接到外部系统。该IDMA
端口是由16个数据/地址管脚和网络连接已经控制引脚。
该IDMA接口提供透明的，可直接进入DSP的
芯片上的程序和数据RAM 。
以低成本字节宽的存储器的接口是由提供
字节DMA端口（ BDMA端口）。该BDMA端口是双向的
并能直接寻址高达四兆字节的外部RAM
或ROM片外存储器的程序覆盖或数据表。
该字节的内存和I / O存储空间的接口支持
缓慢的回忆和亲的I / O内存映射的外设
可编程等待状态的产生。外部设备可以得到
外部总线与总线请求/准许信号（ BR控制，
BGH
和
BG ） 。
一个执行模式（进入模式）可以让
ADSP- 2183继续从片上内存中运行。正常
执行模式需要处理器来制止，而巴士
理所当然的。
在ADSP- 2183可以以13可能响应中断，
其中11是在任何给定时刻访问。可以有
多达6个外部中断（单边沿敏感，二LEVEL-
敏感和三个CON连接可配置）和7个内部中断
由定时器产生时，串行端口（SPORT ）时，字节
DMA端口和电源关闭电路。还有一个高手
RESET
信号。
这两个串行端口提供完整的同步串行接口
面具有可选扩以硬件和各种
有框或无框的数据发送和接收操作模式。
每个端口可以产生内部可编程串行时钟或
接受外部串行时钟。
在ADSP- 2183提供了多达13个通用标志引脚。
上SPORT1的数据输入和输出引脚可以替代地
配置为输入标志和一个输出标志。此外，8个
标志是可编程为输入或输出和三个标志
总是输出。
可编程间隔定时器产生周期性的中断。一
16位计数寄存器（ TCOUNT ）每次递减
n
亲
处理器周期，其中
n
是一个定标度值存储在一个8位寄存器
（ TSCALE ） 。当计数寄存器中的值达到零时，
产生一个中断，并且计数寄存器从重新加载
16位周期寄存器（ TPERIOD ） 。
串口
在ADSP- 2183集成了两个完整的同步串行
端口（ SPORT0和SPORT1 ），串行通信和
多机通信。
这里是ADSP- 2183的功能的简短列表
运动。参阅
ADSP -2100系列用户手册，
第三
版，进一步的细节。
•运动是双向的，有一个独立的，双
缓冲的发射和接收部分。
•运动可以使用外部串行时钟或生成的
内部的串行时钟。
•运动具有独立的帧的接收和发送
麻省理工学院的部分。部分在无框模式或框架运行
同步信号，在内部或外部产生的。
帧同步信号是高有效或倒置，与任
2脉冲宽度和时间安排。
21XX核心
ADSP- 2183集成
动力
下
控制
逻辑
指令
注册
节目
SRAM
16k 24
数据
SRAM
16k 16
2
数据
地址
发电机
#1
数据
地址
发电机
#2
PMA总线
字节
DMA
调节器
可编程
I / O
FL AGS
8
3
节目
SEQUENCER
14
PMA总线
14
MUX
外
地址
公共汽车
DMA总线
14
DMA总线
PMD BUS
24
PMD BUS
外
数据
公共汽车
DMD BUS
公共汽车
交流
DMD
公共汽车
MUX
24
16
输入REGS
输入REGS
输入REGS
输入REGS
苹果
苹果
输入REGS
移
扩
电路
定时器
TRANSMIT REG
TRANSMIT REG
接收REG
串行
端口0
接收REG
串行
端口0
ALU
ALU
国内
DMA
PORT
16
输出REGS
输出REGS
输出REGS
输出REGS
输出REGS
16
R母线
4
中断
5
5
图1.框图
版本C
–3–
AD [ ANALOG DEVICES ]
