欢迎访问ic37.com |
会员登录 免费注册
发布采购

ADSP-2181KS-160 参数 Datasheet PDF下载

ADSP-2181KS-160图片预览
型号: ADSP-2181KS-160
PDF下载: 下载PDF文件 查看货源
内容描述: 微电脑DSP [DSP Microcomputer]
分类和应用: 微控制器和处理器外围集成电路数字信号处理器装置电脑时钟
文件页数/大小: 32 页 / 293 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号ADSP-2181KS-160的Datasheet PDF文件第2页浏览型号ADSP-2181KS-160的Datasheet PDF文件第3页浏览型号ADSP-2181KS-160的Datasheet PDF文件第4页浏览型号ADSP-2181KS-160的Datasheet PDF文件第5页浏览型号ADSP-2181KS-160的Datasheet PDF文件第7页浏览型号ADSP-2181KS-160的Datasheet PDF文件第8页浏览型号ADSP-2181KS-160的Datasheet PDF文件第9页浏览型号ADSP-2181KS-160的Datasheet PDF文件第10页  
ADSP-2181
IDLE (N )
指令的情况下,它有效地减慢
处理器的内部时钟,因此,其响应时间在 -
即将中断。该标准的一个周期响应时间
空闲状态增加
n,
时钟分频。当启用
中断被接收时,在ADSP- 2181将保持在空闲
状态为最多的
n
处理器周期(N = 16 , 32 , 64
或128),恢复正常操作之前。
IDLE (N )
指令用于在具有一个系统
外部产生的串行时钟(SCLK) ,串行时钟速率
可以比处理器的减少的内部时钟速率更快。
在这些条件下,中断不能在一个产生
更快的速度相比,可以提供服务时,由于附加的时间
处理器采用出来的空闲状态(最多
n
处理器周期) 。
系统接口
如果一个外部时钟的情况下,它应该是一个TTL兼容
信号一半的指令速率运行。该信号是CON-
,连接到该处理器的CLKIN的输入。当使用外部时钟
被使用时, XTAL输入
必须
悬空。
在ADSP- 2181使用输入时钟,其频率等于
一半的指令速率;一个20.00 MHz的输入时钟产生一个25纳秒
处理器周期(相当于40兆赫) 。通常情况下,
指令在单处理机周期执行。所有设备
定时是相对于所述内部指令时钟速率,这是
当启用时由CLKOUT信号指示。
由于ADSP- 2181包括一个片上振荡器电路,
外部晶体也可以使用。该晶体的连接
横跨CLKIN和XTAL引脚,与两个电容器连接
如示于图3的电容值依赖于晶
式,并应特定网络连接的水晶制造商编。一
并联谐振,基频,微处理器级
水晶应该被使用。
的时钟输出( CLKOUT)信号是由处理器产生的
在处理器的周期率。这可以启用和禁用
通过在SPORT0自动缓冲控制的CLKODIS位
注册。
图2示出了与典型的基本系统配置
ADSP - 2181 ,两个串口设备,一个字节宽度的EPROM和OP-
tional外部程序和数据覆盖存储器。编程
梅布尔等待状态的产生使得处理器连接
容易减慢外围设备。在ADSP- 2181还提供了
四个外部中断和两个串行端口,六个外部中断
中断产生,一个串行端口。
ADSP-2181
1 / 2X时钟
OR
水晶
CLKIN
XTAL
FL0-2
PF0-7
IRQ2
IRQE
IRQL0
IRQL1
ADDR13-0
D
23-16
24
DATA23-0
血粉
RD
WR
A
10-0
ADDR
D
23-8
数据
IOMS
A
13-0
ADDR
D
23-0
数据
PMS
DMS
CMS
BR
BG
BGH
PWD
PWDACK
CS
D
15-8
数据
CS
A0-A21
14
A
13-0
CLKIN
XTAL
CLKOUT
字节
内存
DSP
图3.外部晶体连接
I / O空间
(外设)
2048地点
SPORT1
串行
设备
SCLK1
RFS1或
IRQ0
TFS1或
IRQ1
DT1或FO
DR1或FI
RESET
SPORT0
串行
设备
SCLK0
RFS0
TFS0
DT0
DR0
覆盖
内存
两个8K
PM SEGMENTS
两个8K
DM SEGMENTS
RESET
信号启动ADSP- 2181的主复位。
RESET
信号必须在上电时断言SE-
quence ,以保证正确的初始化。
RESET
在初始
上电时必须保持足够长的时间以使内部时钟
为稳定。如果
RESET
激活后,电任何时候,
时钟继续运行,并且不需要稳定时间。
上电顺序是德网络定义为所需的总时间
晶体振荡电路的后一个有效V到稳定
DD
是AP-
合股到所述处理器,并且用于内部锁相环
(PLL)锁定到所述特定频率的晶体。最少
2000 CLKIN周期确保了PLL已锁定,但不
不包括晶体振荡器的启动时间。在这
上电顺序的
RESET
信号应保持低电平。上
随后的复位,
RESET
信号必须满足微型
妈妈脉冲宽度规格,T
RSP
.
RESET
输入包含一些滞后;但是,如果你使用
一个RC电路产生的
RESET
信号,利用一个
外部施密特触发器建议。
主复位设置所有的内部堆栈指针为空
堆栈状态,屏蔽所有中断,并清除MSTAT
注册。当
RESET
被释放时,如果不存在未决的总线
请求和所述芯片被配置用于引导( MMAP = 0 ),则
引导加载程序被执行。第一个指令是
从取片上程序存储器地址0x0000一次
引导加载完成。
IDMA端口
系统
接口
OR
调节器
税务局
IWR
IS
IAL
IACK
IAD15-0
16
图2. ADSP- 2181系统基本配置
时钟信号
在ADSP- 2181时钟可由两种晶体或与TTL
兼容的时钟信号。
在CLKIN输入不能停止,运行过程中改变
或经营低于正常操作在指定的频率
化。唯一的例外是当处理器在上电
关闭状态。有关更多信息,请参阅第9章,
ADSP -2100系列用户手册,第三版,
有关详细
这个掉电功能的信息。
–6–
Rev. D的