a
特点
性能
25 ns指令周期时间从20 MHz晶振
@ 5.0伏
40 MIPS持续性能
单周期指令执行
单周期上下文切换
三总线结构允许双操作数的获取
每个指令周期
多功能指令
省电模式，具有低待机CMOS
功耗从100周期恢复
休眠状态
在空闲模式下功耗低
积分
ADSP- 2100系列代码兼容，与指令
扩展集
80K字节的片内RAM ，配置为
16K字片内程序存储器RAM
16K字片内数据存储器RAM
两用程序存储器的两个指令
和数据存储
独立的ALU ，乘法器/累加器和桶
移位计算单元
两个独立的数据地址发生器
功能强大的程序定序器提供
零开销循环
有条件的指令执行
可编程的16位间隔定时器预分频器
128引脚TQFP / 128引脚PQFP
系统接口
16位内部DMA端口的高速接入
片上存储器
4兆字节存储器接口的数据表存储
并计划叠加
8位DMA ，以字节存储器用于透明
程序和数据存储器之间的传输
I / O内存接口与2048位置支座
并行外设
可编程存储器DQS和独立的I / O存储器
空间允许的“无缝”系统设计
可编程等待状态产生
两个双缓冲串行端口与扩
硬件和自动数据缓冲
片内程序存储器的自动引导
字节宽度的外部存储器，例如EPROM或
通过内部DMA端口
六个外部中断
13可编程标志引脚提供灵活的系统
信号
ICE端口™仿真器接口支持调试
在最后的系统
ICE端口是ADI公司的商标。
数据地址
发电机
DAG DAG 1 2
节目
SEQUENCER
微电脑DSP
ADSP-2181
功能框图
掉电
控制
内存
节目
内存
数据
内存
可编程
I / O
FL AGS
字节DMA
调节器
外
地址
公共汽车
外
数据总线
程序存储器地址
数据存储器地址
程序存储器数据
数据存储器数据
运算单元
ALU
苹果
移
串口
SPORT 0
体育1
定时器
国内
DMA
PORT
DMA总线
ADSP -2100 BASE
架构
概述
在ADSP- 2181是一个单片微机优化
数字信号处理（DSP）以及其他高速数字
处理应用。
在ADSP- 2181结合了ADSP- 2100系列的基础架构设计师用手工
tecture （三个计算单元，数据地址生成器和
程序定序器）与两个串行端口，1个16位内部
DMA端口，一个字节DMA端口，一个可编程计时器，标志I / O，
丰富的中断能力，以及片上的程序和数据
内存。
在ADSP- 2181集成80K字节的片上存储器的CON-
想通为16K字（24位）程序RAM和16K字
（ 16位）数据RAM 。掉电电路也被提供给
满足电池供电的便携设备，低功耗需求
换货。在ADSP - 2181是在128引脚TQFP和128可用
引脚PQFP封装。
此外，在ADSP- 2181支持新的指令，这
包括位操作位设置，位清除，位切换，位测试 -
新的ALU常数，新的乘法指令（x平方） ，
偏置舍入，导致自由ALU运算， I / O存储器传输
FERS和全局中断屏蔽，以提高灵活性。
制作高速，双金属，低功耗，CMOS
过程中， ADSP- 2181的工作，有25 ns指令周期
时间。每条指令可以在一个处理器周期内执行。
在ADSP- 2181的灵活的架构和全面
指令集使所述处理器执行的多个操作
系统蒸发散并联。在一个处理器周期中，ADSP- 2181可以：
•生成下一个程序地址
•取出下一条指令
•执行一个或两个数据移动
•更新一个或两个数据地址指针
•执行计算操作
Rev. D的
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
© ADI公司， 1998年
AD [ ANALOG DEVICES ]
