ADF4002
V
P
收费
泵
UP
HI
D1
Q1
U1
R分频器
CLR1
可编程
延迟
ABP2
ABP1
U3
CP
数字锁定检测为高电平有效。如果自民党在R计数器
锁存器被设置为0，数字锁定检测被设置为高时，相
在三个连续的相位检测误差（PD）的周期是少
超过15纳秒。与自民党设置为1 ，连续五少周期
超过15纳秒，需要设置锁定检测。它保持设置在高
直到在任何被检测到的大于25毫微秒的相位误差
随后PD周期。对于PFD频率大于10MHz时，
模拟锁定检测是因为较小的脉冲更准确
宽度。
N沟道开漏，模拟锁定检测应
用10 kΩ的标称外部上拉电阻操作。
当锁已检测到该输出为高电平窄，
低脉冲。
HI
CLR2 DOWN
D2 Q2
06052-023
U2
N分频器
CPGND
图14. PFD的简化原理图和时序（在锁）
MUXOUT和锁定检测
上ADF4002输出复用器允许用户
访问该芯片上的各种内部点。状态
MUXOUT由M3 ，M2和M1的功能控制
锁存器。图19显示了完整的真值表。图15示出了
以方框图形式MUXOUT部分。
DV
DD
输入移位寄存器
ADF4002的数字部分包括一个24位输入移位
寄存器，一个14位R计数器和一个13位N计数器。数据
移入在CLK的每个上升沿的24位移位寄存器。
该数据被移入MSB优先。数据被从传输
移位寄存器来对LE的上升沿四个锁存器之一。该
目的地锁存器由两个控制的状态确定
位（C2 ， C1），在移位寄存器中。这是两个LSB ， DB1
和DB0 ，如图中的时序图（参见图2） 。表6
提供这些位的真值表。图16显示了一个
如何锁存器编程总结。
表6. C2，C1真值表
控制位
C2
C1
0
0
0
1
1
0
1
1
模拟锁定检测
数字锁定检测
v计数器输出
N计数器输出
SDOUT
MUX
控制
MUXOUT
DGND
图15. MUXOUT电路
锁定检测
MUXOUT可以被编程为两种类型的锁的检测：
数字锁定检测和模拟锁定检测。
第0版|第9页的24
06052-024
数据锁存器
v计数器
N计数器
锁存功能
初始化LATCH
AD [ ANALOG DEVICES ]
