ADE7758
PIN号
17
助记符
VARCF
描述
无功功率校准频率逻辑输出。它提供无功功率或视在功率信息
根据WAVMODE寄存器的VACF位的设定。该输出用于操作和
校准的目的。满量程输出频率可以通过写入VARCFNUM和缩放
VARCFDEN寄存器（见无功功率频率输出部分） 。
中断请求输出。这是一个低电平有效的漏极开路逻辑输出。可屏蔽中断包括：主动
电能寄存器半级，半级视在电能寄存器，波形采样高达26 kSPS时（见
中断部分） 。
主时钟ADC和数字信号处理。外部时钟可以在这个逻辑输入来提供。
可替换地，并联谐振的AT晶体可以跨接在CLKIN和CLKOUT ，以提供一个时钟
源ADE7758 。的时钟频率为指定的操作为10MHz 。的陶瓷负载电容
几十皮法的应使用与栅极振荡电路。请参考晶振制造商的数据
片的负载电容的要求
晶体可以在这个引脚和CLKIN连接如前所述，以提供一个时钟源
ADE7758 。 CLKOUT引脚可以驱动一个CMOS负载时，无论外部时钟在CLKIN或提供
晶体正在使用。
片选。部分4线串行接口。此低电平有效逻辑输入允许ADE7758共享串行
公交车与其他一些设备（参见ADE7758的串行接口部分） 。
数据输入的串行接口。数据移入该引脚在SCLK的下降沿（见ADE7758
串行时钟输入同步串行接口。所有串行数据传输同步到该时钟
（参见ADE7758的串行接口部分） 。 SCLK具有施密特触发输入与时钟源使用
它具有缓慢的边沿跃迁的时间，例如，光隔离器的输出。
数据输出的串行接口。数据移出该引脚在SCLK的上升沿。这个逻辑输出
通常是在高阻抗状态，除非它被驱动数据到串行数据总线（参见ADE7758的串行
18
IRQ
19
CLKIN
20
CLKOUT
21
22
23
CS
DIN
SCLK
24
DOUT
版本A |第11页68
AD [ ANALOG DEVICES ]
