欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD9888KS-100 参数 Datasheet PDF下载

AD9888KS-100图片预览
型号: AD9888KS-100
PDF下载: 下载PDF文件 查看货源
内容描述: 100/140/170/205 MSPS模拟平板界面 [100/140/170/205 MSPS Analog Flat Panel Interface]
分类和应用: 消费电路商用集成电路
文件页数/大小: 32 页 / 246 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD9888KS-100的Datasheet PDF文件第2页浏览型号AD9888KS-100的Datasheet PDF文件第3页浏览型号AD9888KS-100的Datasheet PDF文件第4页浏览型号AD9888KS-100的Datasheet PDF文件第5页浏览型号AD9888KS-100的Datasheet PDF文件第7页浏览型号AD9888KS-100的Datasheet PDF文件第8页浏览型号AD9888KS-100的Datasheet PDF文件第9页浏览型号AD9888KS-100的Datasheet PDF文件第10页  
AD9888
引脚功能描述
输入
R
艾因
0
G
艾因
0
B
艾因
0
R
艾因
1
G
艾因
1
B
艾因
1
描述
通道0模拟输入RED
通道0模拟输入绿色
通道0模拟输入BLUE
通道1模拟输入RED
1通道模拟输入绿色
通道1模拟输入BLUE
高阻抗输入,接受红色,绿色和蓝色通道的图形信号。 (六
信道是相同的,并且可用于任何颜色;颜色被分配为方便参考)。
他们适应输入信号范围为0.5 V至1.0 V满量程。信号应该是交流耦合到这些引脚
支持钳位操作。
HSYNC0
HSYNC1
通道0水平同步输入
通道1水平同步输入
这些输入接收建立横向定时基准,并提供频率给定一个逻辑信号
像素时钟产生。
该引脚的逻辑感是由串行寄存器0EH第6位(水平同步极性)控制。只有水平同步的前缘是
PLL使用。后缘仅用于钳位计时。当HSPOL = 0时, Hsync的下降沿被使用。
当HSPOL = 1时,上升沿处于活动状态。
输入包括施密特触发器的抗噪声能力,具有1.5 V的标称输入阈值
VSYNC0
VSYNC1
SOGIN0
SOGIN1
通道0垂直同步输入
通道1垂直同步输入
这些是输入垂直同步信号。
通道0同步上绿色投入
通道1同步上绿色投入
这个输入被提供,以协助处理信号具有嵌入的同步,通常是在绿色通道。该引脚为
连接到一个高速比较器,具有一个内部生成的,可变阈值电平,这是通常设置在
将0.15V以上的输入信号的负峰值。
当连接到一个交流耦合的图形嵌入同步信号,它将上产生一个同相的数字输出
SOGOUT 。 (这通常是一个复合同步信号,同时包含水平和垂直同步信息)。
当不使用时,该输入应悬空。有关该功能的更多细节,应该如何config-
置的,指的是同步的按绿部分。
外部钳位输入
这个逻辑输入可被用来定义在此期间,输入信号被钳位到基准DC电平的时间
(地面为RGB或中量程为YUV ) 。当基准DC电平是已知的存在于它应该行使
模拟输入通道,通常在图形信号的后肩。夹紧销是通过设置启用
外部钳位控制(寄存器0Fh时,第7位)为1(默认为0 ) 。禁用时,此引脚被忽略,夹具
定时是通过计算延迟和持续时间从HSYNC输入的后沿内部确定。逻辑
该引脚的意义是通过钳位极性控制(寄存器0Fh时,第6位) 。当不使用时,该引脚必须接地
和外部钳位编程为0 。
COAST
时钟发生器海岸输入(可选)
此输入可被用于使像素时钟发生器停止与HSYNC同步,并继续产生
一个时钟在它的当前频率和相位。处理失败,产生横向的信号源时,这是非常有用的
在垂直周期时同步脉冲或包括均衡脉冲。海岸的信号通常是
需要
个人计算机产生的信号。
该引脚的逻辑感是由0FH第3位(海岸极性)控制。
当不使用时,该引脚可接地,海岸极性编程为1 ,或系高(至V
D
通过一个10 kΩ电阻)
和海岸极性编程为0。海岸极性寄存器位默认为1时电。
CkExt
外部时钟输入(可选)
该引脚也可以用来提供外部时钟到AD9888中,代替从内部产生的时钟的
HSYNC 。它是通过编程外部时钟寄存器1 ( 15H ,第0位)运行。当使用外部时钟时,所有的
其它内部功能正常运行。当不使用时,此引脚应通过一个10 kΩ的电阻连接到地,
与外部时钟寄存器设置为0 ,时钟相位调整仍在运行时的外部时钟
源的使用。
–6–
REV 。一