欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD9857AST 参数 Datasheet PDF下载

AD9857AST图片预览
型号: AD9857AST
PDF下载: 下载PDF文件 查看货源
内容描述: CMOS 200 MSPS的14位正交数字上变频器 [CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter]
分类和应用:
文件页数/大小: 31 页 / 550 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD9857AST的Datasheet PDF文件第6页浏览型号AD9857AST的Datasheet PDF文件第7页浏览型号AD9857AST的Datasheet PDF文件第8页浏览型号AD9857AST的Datasheet PDF文件第9页浏览型号AD9857AST的Datasheet PDF文件第11页浏览型号AD9857AST的Datasheet PDF文件第12页浏览型号AD9857AST的Datasheet PDF文件第13页浏览型号AD9857AST的Datasheet PDF文件第14页  
AD9857
操作模式
该AD9857有三种工作模式:
•正交调制模式(默认)
•单色调模式
•内插DAC模式
模式的选择是通过编程控制来实现稳压
通过串行端口存器。反Sinc滤波器和输出规模
乘数在所有三种模式可用。
正交调制模式
模式中,输入数据必须与上升沿同步
的PDCLK 。该PDCLK工作在
两次
任的速度
I或Q数据路径。这是因为以下事实:在I和Q数据
必须被呈现给并行端口为两个14位字mul-
tiplexed的时间。我一个字和一个Q字共同构成
一个内部
样本。
每个样品沿着间传播
以并行方式内部数据通路。
DDS内核提供了一个正交(正弦和余弦)本振
器信号给正交调制器,其中所述I和Q数据
通过载体的相应相位相乘和相加
一起,以产生一个正交调制的数据流。
所有这一切都发生在数字域中,然后才是数字
数据流施加到14位DAC成为quadrature-
调制的模拟输出信号。
在正交调制模式都将I和Q数据路径
是活动的。在AD9857的框图中的操作
正交调制模式示于图16 。
在正交调制模式下, PDCLK / FUD引脚为
输出并作为并行数据时钟( PDCLK ),其
提供数据的输入同步到AD9857 。在这
I
并行
DATA IN
(14-BIT)
D 14
E
M
14
U
X
Q
CIC滤波器
固定
之间
polator
M
U
X
AD9857
可编程
CIC
(2 – 63 )
M
U
X
COS
QUADRATURE
调制器
正弦滤波器
M
U
X
14-BIT
DAC
8
DAC时钟
DAC_RSET
IOUT
IOUT
INV
CIC
(4 )
M
U
X
INV
SINC
14
逆CIC控制
逆时钟CIC
半带CLOCKS
INTERP控制
INTERP时钟
数据时钟
SINC时钟
DDS
CORE
时钟
产量
规模
价值
调音
32
控制寄存器
定时控制&
同步
系统时钟
电源 -
逻辑
SELECT
逻辑
M
U
X
时钟
倍增器
(4 – 20 )
模式
控制
REFCLK
REFCLK
PDCLK / TxENABLE上RESET
CIC
FUD
溢流
串行
PORT
数字
电源 -
PS1 PS0
PLL
LOCK
时钟
输入
模式
图16.正交调制模式
–10–
第0版