AD9850
+V
S
GND
IOUT
100k
8 -B 5并行数据
数据或1 -B 40串行数据
处理器总线复位， 2
时钟线
100k
AD9850
IOUTB
VINN
XTAL
CLK
VINP
OSC
QOUT
QOUTB
RSET
5极椭圆
42MHz低通
200阻抗
LOW- PASS
滤波器
200
470pF
IF
频率
IN
滤波器
125MHz
滤波器
RF
频率
OUT
AD9850
完整DDS
参考
调音
字
100
一。频率/相位敏捷本地振荡器
CMOS
时钟
输出
COMP
200
125MHz
真
AD9850
进修学分
DDS
滤波器
参考
时钟
相
比较
DIVIDE -BY -N
环
滤波器
RF
频率
OUT
VCO
图13.基本AD9850时钟发生器应用
用低通滤波器
调音
字
B 。频率/相位敏捷参考PLL
REF
频率
相
比较
滤波器
环
滤波器
VCO
Rx
在IF
I
8
I / Q混频器
AD9059
和
双通道8位8
LOW- PASS Q
ADC
滤波器
VCA
ADC时钟
频率
锁定的Tx芯片/
符号PN率
125MHz
数字
解调器
Rx
基带
数字
数据
OUT
AGC
RF
频率
OUT
ADC ENCODE
可编程
“ DIVIDE - BY- N”
功能
AD9850
进修学分
DDS
参考
时钟
32
时钟
发生器芯片/符号/ PN
率数据
AD9850
调谐字
Ç 。在PLL数字可编程“除以N”功能
在图14 AD9850时钟发生器应用
扩频接收机
图15. AD9850完整DDS合成器
上变频应用
操作原理及应用
在AD9850采用直接数字合成（ DDS ）技术，
一个数字控制振荡器的形式，以产生一个
频率/相位捷变正弦波。数字正弦波所配置
verted通过内部10位高速D / A模拟形式
转换器，和一个板载高速比较器提供给
翻译的模拟正弦波变成低抖动的TTL / CMOS
兼容输出的方波。 DDS技术是一种创新
略去电路架构，允许快速和精确的操控
其下的全数字控制输出频率。 DDS还
使非常高的分辨率在增量选择
输出频率;的AD9850允许输出频率
的0.0291赫兹与125 MHz的参考时钟AP-分辨率
合股。在AD9850的输出波形的相位连续
当改变了。
的基本功能方框图和信号流
AD9850的配置为一个时钟发生器示于图16 。
在DDS电路基本上是一个数字分频器功能
其增量分辨率是由频率决定
基准时钟由2分频
N
中的位的数目
调谐字。相位累加器是一个可变模
计数器递增存储在其中的人数每次都
接收到时钟脉冲。当计数器溢出它包装
周围，使得相位累加器的输出是连续的。
频率调谐字设置计数器的模数
有效地确定该增量的大小（ Δ相位），该
被添加到的值中的相位累加器上的下一个
时钟脉冲。较大增加的增量，更快的AC-
累积器溢出，从而导致更高的输出频率
昆西。在AD9850采用了创新的和专有的
算法在数学变换的14位截短
相位累加器到适当的COS值的值。
这种独特的算法使用大大减少ROM查找表
和DSP技术来执行此功能，这有利于
于小尺寸和AD9850的低功耗。该
输出频率的关系中，参考时钟和调谐
在AD9850的字由下式确定：
f
OUT
= (∆
相
×
CLKIN)/2
32
其中：
∆
相
= 32位调谐字值
CLKIN
在兆赫=输入参考时钟频率
f
OUT
=以MHz为单位的输出信号的频率
在DDS模块的数字正弦波输出驱动接口
最终高速10位D / A转换器，重建正弦
–8–
英文内容
AD [ ANALOG DEVICES ]
